半導體晶片保護結構以及半導體晶片的製作方法
2023-05-09 00:57:31
專利名稱：半導體晶片保護結構以及半導體晶片的製作方法
技術領域：
本發明涉及集成電路製造領域，尤其涉及半導體晶片保護結構以及半導體晶片。
背景技術：
在微電子器件的生產中，集成電路形成在半導體襯底上，所述襯底通常主要由矽
構成，也可使用諸如砷化鎵或銅、鋁金屬層等其他材料。隨著半導體工藝及集成電路產業的
發展，晶片的特徵尺寸不斷減小，單個半導體襯底所包含的晶片單元越來越多。因此，採用
劃片處理將襯底切割成可被封裝的微電子器件晶片，並有效提高劃片質量以降低小尺寸芯
片單元由於劃片過程而帶來的損傷，成為集成電路生產過程中至關重要的環節。 近年來，為了提高晶片的工作性能，低介電常數的材料越來越多的被用作介電層。
然而，相對於傳統的高介電常數材質，低介電常數的介電層機械強度也相對較低，這就使得
成品襯底在後期切割過程中極易出現分層和裂紋現象。低介電常數材料在新一代半導體工
藝中的使用，大大降低了半導體襯底材料的斷裂韌度和不同介質層間的粘附力，在劃片切
割過程中各介質層裂紋的影響範圍因此而擴大了。切割引起的裂紋通常產生在晶片邊緣
處，並向中間延伸，嚴重威脅到晶片上功能器件的完整性和成品率。 附圖1所示是現有技術中具有保護結構的半導體晶片結構示意圖。在晶片功能器 件區域100的外圍具有劃片切割區域110，在劃片切割區域110和晶片功能器件區域100之 間，環繞整個功能器件區域100製作了晶片保護環(CellRing) 101，以有效改善劃片引起的 裂紋及剝離現象對晶片區域的傷害。所述保護環101形成於半導體襯底表面的金屬與介質 層疊層中。所述保護環101可以是通過介電層中的通孔連接起來的金屬堆疊結構，也可以 是其他可以緩衝機械應力的結構。 例如，美國公開專利US7091621中提供了一種在晶片功能器件區域和切割軌跡區 域之間增設帶有機械應力消除單元和裂紋停止單元的緩衝區的方法。在該專利中，存在於 襯底表面的器件層上的裂紋停止單元和位於電介質層和金屬層之間的應力消除單元，所述 裂紋停止單元為非功能性的金屬窗口，應力消除單元為金屬通孔。裂紋停止單元和應力消 除單元的引入，從結構上釋放了劃片切割所帶來的機械應力，減少了裂紋向晶片功能器件 區域的延伸，有效提高了成品率。 然而，在實際切割過程中，在環繞晶片功能器件區域的位置採用金屬堆疊結構的 保護環作為緩衝的保護力度有限，當晶片厚度較薄、切割過程中的機械應力較大時，晶片內 部仍會有裂紋和剝離現象出現。
發明內容
本發明所要解決的技術問題是，提供一種半導體晶片保護結構以及半導體晶片， 在半導體晶片切割過程中，所提供的半導體晶片保護結構可以降低劃片過程對晶片內部功 能器件區域造成的損傷，達到提高晶片製造成品率的目的。 為了解決上述問題，本發明提供了一種半導體晶片保護結構，包括晶片保護環，所述晶片保護環形成於覆蓋在半導體襯底表面的金屬與介電層的疊層中，圍繞被保護的晶片 功能器件區域；所述半導體晶片保護結構還包括隔離槽，所述隔離槽亦設置於金屬與介電 層的疊層中，且圍繞被保護的晶片功能器件區域。 作為可選的技術方案，所述半導體晶片保護結構包括一個隔離槽，布置於晶片保 護環與晶片功能器件區域之間。 作為可選的技術方案，所述半導體晶片保護結構包括一個隔離槽，布置於晶片保 護環的外側。 作為可選的技術方案，所述半導體晶片保護結構包括兩個以上的隔離槽，其中一 個以上的隔離槽布置於晶片保護環的外側。 作為可選的技術方案，所述隔離槽深度大於半導體襯底表面金屬與介電層的疊層 厚度的三分之二。 —種半導體晶片，所述半導體晶片的表面被劃分為晶片保護結構區域、晶片切割 區域以及晶片功能器件區域；所述晶片保護結構區域環繞晶片功能器件區域設置，用於緩 衝切割晶片時產生的應力；所述晶片切割區域包括多個相互平行的橫向切割帶以及與橫向 切割帶垂直的多個縱向切割帶，所述橫向和縱向切割帶設置於所述晶片保護結構區域的外 側；所述晶片保護結構區域包括晶片保護環，所述晶片保護環形成於覆蓋在半導體襯底表 面的金屬與介電層的疊層中，圍繞被保護的晶片功能器件區域設置，所述晶片保護結構區 域還包括隔離槽，所述隔離槽亦設置於金屬與介電層的疊層中，且圍繞被保護的晶片功能 器件區域。 作為可選的技術方案，所述晶片保護結構區域包括一個隔離槽，布置於晶片保護 環與晶片功能器件區域之間。 作為可選的技術方案，所述晶片保護結構區域包括一個隔離槽，布置於晶片保護 環與晶片切割區域之間。 作為可選的技術方案，所述晶片保護結構區域包括兩個以上的隔離槽，其中一個 以上的隔離槽布置於晶片保護環與晶片功能器件區域之間。 作為可選的技術方案，所述隔離槽深度大於半導體襯底表面金屬與介電層的疊層 厚度的三分之二。 本發明的優點在於，在現有技術的保護環的基礎上，引入了隔離槽結構，有效防止 了由於傳統保護環保護力度不夠強而產生的剝離、裂紋等物理傷害，從而避免晶片內部的 損傷，有效提高晶片成品率。
附圖1為現有技術中具有保護結構的半導體晶片結構示意圖； 附圖2為本發明所述的半導體晶片保護結構的第一具體實施方式
的半導體晶片
保護結構的結構示意圖； 附圖3至附圖5為本發明所述的半導體晶片的第一具體實施方式
的半導體晶片結 構示意圖； 附圖6為本發明所述的半導體晶片保護結構的第二具體實施方式
的半導體晶片 保護結構的結構示意 附圖7與附圖8為本發明所述的半導體晶片的第二具體實施方式
的半導體晶片結 構示意圖； 附圖9為本發明所述的半導體晶片保護結構的第三具體實施方式
的半導體晶片 保護結構的結構示意圖； 附圖10與附圖11為本發明所述的半導體晶片的第三具體實施方式
的半導體晶片 結構示意圖。
具體實施方式
以下結合附圖對本發明所述的半導體晶片保護結構以及半導體晶片的具體實施 方式做詳細說明。 首先結合附圖給出本發明所述的半導體晶片保護結構的第一具體實施方式
。
附圖2所示為本具體實施方式
所述半導體晶片保護結構的結構示意圖，包括晶片 保護環211，所述晶片保護環211形成於覆蓋在半導體襯底表面的金屬與介電層的疊層中， 所述半導體保護結構還包括隔離槽212，所述隔離槽212亦設置於金屬與介電層的疊層中， 且圍繞被保護的晶片功能器件區域230。晶片功能器件區域230用於形成晶片的功能性器 件，例如電晶體、電阻以及二極體等。 晶片保護環211包括通過介電層中的通孔連接起來的金屬堆疊結構，用以阻止劃
片過程中產生的裂紋和介質層間的剝離向晶片功能器件區域230延伸。 本具體實施方式
中，所述半導體晶片保護結構包括一個隔離槽212，布置於晶片保
護環211的外側，圍繞所述晶片保護環211。隔離槽212的深度大於半導體襯底表面金屬
與介電層的疊層厚度的三分之二。隔離槽212的寬度的優選範圍是70nm 130nm。隔離
槽212的寬度小於70nm會降低隔離效果，並提高製作工藝的難度，而大於130nm會浪費太
多的晶片面積。 關於晶片保護環211所包括的金屬堆疊結構以及隔離槽深度的示意圖，請參考下
一個具體實施方式
中隔離槽的橫截面示意圖附圖5。 所述隔離槽212也可以布置於晶片保護環211的內側。 接下來結合附圖給出本發明所述的半導體晶片的第一具體實施方式
。 附圖3所示為本具體實施方式
的半導體晶片結構示意圖，採用半導體晶片保護結
構的第一具體實施方式
中所給出的半導體晶片保護結構。本實施例所給出的半導體晶片
200表面劃分為晶片保護結構區域210、劃片切割區域220以及晶片功能器件區域230。 附圖4為附圖3的局部放大圖，附圖5為附圖4沿著AA方向的剖視圖。 參考附圖5，所述半導體晶片200包括半導體襯底201以及覆蓋半導體襯底表面的
金屬與介電層的疊層202。 位於晶片功能器件區域230部分的半導體襯底201表面布置有電晶體、電阻以及 二極體等器件，並於金屬與介電層的疊層202之中布置有與器件配合的金屬連線。因此，所 述晶片功能器件區域230是劃片過程中需進行保護的區域。 晶片保護結構區域210環繞晶片功能器件區域230設置，所述晶片保護結構區域 210包括晶片保護環211和隔離槽212，用於緩衝切割晶片時在襯底和金屬與介電層的疊層 中產生的應力，以保護晶片功能器件區域230在物理切割時免受損傷。
繼續參考附圖3，劃片切割區域220包括兩條相互平行的橫向切割帶221和222， 和兩條相互平行且與橫向切割帶221、222垂直的縱向切割帶223和224。上述四條切割帶 相互交錯地布置於所述晶片保護結構區域210的四周。在對晶片進行切割的工藝中，切割 將在所述的橫向切割帶221和222以及縱向切割帶223和224所包括的區域中進行。
所述晶片保護結構區域210包括晶片保護環211，所述晶片保護環211形成於覆蓋 在半導體襯底表面的金屬與介電層的疊層202中，圍繞被保護的晶片功能器件區域230設 置。本具體實施方式
的特點在於，所述晶片保護結構區域210不僅包括晶片保護環211，還 包括隔離槽212，參考附圖5所示的的剖面結構，晶片保護環211設置於金屬與介電層的疊 層202中，包括通過介電層中的通孔連接起來的金屬堆疊結構211a，用以緩衝劃片過程中 由於機械應力而產生的裂紋和介質層間的剝離向晶片功能器件區域230延伸；隔離槽212 位於保護環211的外側，圍繞所述晶片保護環211，其深度至少為金屬與介電層的疊層202 厚度的三分之二。若遇到開裂的情況，當裂紋延展到隔離槽212時，應力可以得到釋放，彌 補了單一採用晶片保護環211無法抵抗較強機械應力的不足，從而避免晶片內部受到機械 切割帶來的物理傷害，有效提高了對晶片功能器件區域230的保護力度和晶片成品率。
本具體實施方式
中，所述晶片保護結構區域210包括一個隔離槽212，布置於晶片 保護環211的外側，圍繞所述晶片保護環211，其優點在於，一旦晶片在切割中產生裂紋，裂 紋將首先與隔離槽212相遇，從而使大部分的裂紋得到釋放，而避免了裂紋對晶片保護環 211的破壞。由於晶片保護環211為規律的排列一致的金屬層和連接孔，是一種實體結構， 因此晶片保護環211被破壞更容易影響到晶片功能器件區域230。 附圖3表示的是半導體晶片200的局部示意圖，半導體晶片200還包括多個有序 排列的與附圖3所示結構相同的其他結構。 接下來結合附圖給出本發明所述的半導體晶片保護結構的第二具體實施方式
。
附圖6所示為本具體實施方式
所述半導體晶片保護結構310的結構示意圖。與半 導體晶片保護結構的第一具體實施方式
相類似，所述半導體晶片保護結構亦包括晶片保護 環311，所述晶片保護環311形成於半導體襯底表面的金屬與介質層疊層中。晶片保護結 構還包括兩個隔離槽312與313。所述隔離槽312與313設置於襯底表面金屬與介電層的 疊層中，且圍繞被保護的晶片功能器件區域。其中一個隔離槽312布置於晶片保護環311 的內偵U，另一個隔離槽313設置於晶片保護環311的外側。兩個隔離槽312與313的深度 大於襯底表面金屬與介電層的疊層厚度的三分之二。隔離槽312與313的寬度為70nm 130nm。由晶片保護環311以及隔離槽312和313所圍繞而形成的區域是晶片功能器件區 域330，用於形成晶片的功能性器件，例如電晶體、電阻以及二極體等。 晶片保護環311包括通過介電層中的通孔連接起來的金屬堆疊結構，用以阻止劃 片過程中產生的裂紋和介質層間的剝離向晶片功能器件區域330延伸。
接下來結合附圖給出本發明所述的半導體晶片的第二具體實施方式
。
附圖7所示為本具體實施方式
的半導體晶片的結構示意圖，附圖8為附圖7的虛 線框部分沿AA方向的剖視圖。本具體實施方式
採用半導體晶片保護結構的第一具體實施 方式中所給出的半導體晶片保護結構。所述半導體晶片300包括半導體襯底301以及覆蓋 半導體襯底表面的金屬與介電層的疊層302。本具體實施方式
所給出的半導體晶片300表 面被劃分為晶片保護結構區域310、劃片切割區域320以及晶片功能器件區域330。各部分結構及功能可以參考本發明所述的半導體晶片的第一具體實施方式
中所述內容。
附圖8為附圖7的虛線框部分沿AA方向的剖視圖，與半導體晶片的第一具體實施 方式不同之處在於，隔離槽312位於晶片保護環311與晶片功能器件區330之間，隔離槽 313位於晶片保護環311與劃片切割區域320之間。隔離槽312與313的深度與半導體芯 片的第一具體實施方式
相同。 接下來結合附圖給出本發明所述的半導體晶片保護結構的第三具體實施方式
。
附圖9所示為本具體實施方式
所述半導體晶片保護結構的結構示意圖，與半導體
晶片保護結構的第一和第二具體實施方式
相類似，所述半導體晶片保護結構亦包括晶片保 護環411，所述晶片保護環411形成於半導體襯底表面的金屬與介質層疊層中。晶片保護 環411還包括三個隔離槽412、413與414。所述隔離槽412、413與414設置於襯底表面金 屬與介電層的疊層中，且圍繞被保護的晶片功能器件區域。其中隔離槽412布置於晶片保 護環411的內側，隔離槽413與414布置於晶片保護環411的外側。隔離槽412、413與414 的深度大於襯底表面金屬與介電層的疊層厚度的三分之二。隔離槽412、413與414的寬度 為70nm 130nm。由晶片保護環411以及隔離槽412、413與414所圍繞而形成的區域是芯 片功能器件區域430，用於形成晶片的功能性器件，例如電晶體、電阻以及二極體等。
晶片保護環411包括通過介電層中的通孔連接起來的金屬堆疊結構，用以阻止劃 片過程中產生的裂紋和介質層間的剝離向晶片功能器件區域430延伸。
接下來結合附圖給出本發明所述的半導體晶片的第三具體實施方式
。
附圖IO所示為本具體實施方式
的半導體晶片400的結構示意圖，附圖11為附圖 IO虛線框部分沿AA方向的剖視圖。本具體實施方式
採用半導體晶片保護結構的第一具體 實施方式中所給出的半導體晶片保護結構。所述半導體晶片400包括半導體襯底401以 及覆蓋半導體襯底表面的金屬與介電層的疊層402。本具體實施方式
所給出的半導體晶片 400表面劃分為晶片保護結構區域410、劃片切割區域420以及晶片功能器件區域430。各 部分結構及功能可以參考本發明所述的半導體晶片的第一和第二具體實施方式
中所述內 容。 附圖11為附圖IO虛線框部分沿AA方向的剖視圖，與半導體晶片的第一和第二具 體實施方式不同之處在於，隔離槽412位於晶片保護環411與晶片功能器件區域430之間， 隔離槽413與414位於晶片保護環411與劃片切割區域420之間。 以上所述僅為本發明的優選實施方式，對於本技術領域的普通技術人員，在不脫 離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的 保護範圍。
權利要求
一種半導體晶片保護結構，包括晶片保護環，所述晶片保護環形成於覆蓋在半導體襯底表面的金屬與介電層的疊層中，圍繞被保護的晶片功能器件區域；其特徵在於，所述半導體晶片保護結構還包括隔離槽，所述隔離槽亦設置於金屬與介電層的疊層中，且圍繞被保護的晶片功能器件區域。
2. 根據權利要求1所述的半導體晶片保護結構，其特徵在於，所述半導體晶片保護結 構包括一個隔離槽，布置於晶片保護環與晶片功能器件區域之間。
3. 根據權利要求1所述的半導體晶片保護結構，其特徵在於，所述半導體晶片保護結 構包括一個隔離槽，布置於晶片保護環的外側。
4. 根據權利要求1所述的半導體晶片保護結構，其特徵在於，所述半導體晶片保護結 構包括兩個以上的隔離槽，其中一個以上的隔離槽布置於晶片保護環的外側。
5. 根據權利要求1至4任意一項所述的半導體晶片保護結構，其特徵在於，所述隔離槽深度大於半導體襯底表面金屬與介電層的疊層厚度的三分之二。
6. —種半導體晶片，所述半導體晶片的表面被劃分為晶片保護結構區域、晶片切割區 域以及晶片功能器件區域；所述晶片保護結構區域環繞晶片功能器件區域設置，用於緩衝切割晶片時產生的應力；所述晶片切割區域包括多個相互平行的橫向切割帶以及與橫向切割帶垂直的多個縱 向切割帶，所述橫向和縱向切割帶設置於所述晶片保護結構區域的外側；所述晶片保護結構區域包括晶片保護環，所述晶片保護環形成於覆蓋在半導體襯底表 面的金屬與介電層的疊層中，圍繞被保護的晶片功能器件區域設置，其特徵在於所述晶片保護結構區域還包括隔離槽，所述隔離槽亦設置於金屬與介電層的疊層中， 且圍繞被保護的晶片功能器件區域。
7. 根據權利要求6所述的半導體晶片，其特徵在於，所述晶片保護結構區域包括一個 隔離槽，布置於晶片保護環與晶片功能器件區域之間。
8. 根據權利要求6所述的半導體晶片，其特徵在於，所述晶片保護結構區域包括一個 隔離槽，布置於晶片保護環與晶片切割區域之間。
9. 根據權利要求6所述的半導體晶片，其特徵在於，所述晶片保護結構區域包括兩個 以上的隔離槽，其中一個以上的隔離槽布置於晶片保護環與晶片功能器件區域之間。
10. 根據權利要求6至9任意一項所述的半導體晶片，其特徵在於，所述隔離槽深度大 於半導體襯底表面金屬與介電層的疊層厚度的三分之二。
全文摘要
一種半導體晶片保護結構，包括晶片保護環，所述晶片保護環形成於覆蓋在半導體襯底表面的金屬與介電層的疊層中，圍繞被保護的晶片功能器件區域；所述半導體保護結構還包括隔離槽，所述隔離槽亦設置於金屬與介電層的疊層中，且圍繞被保護的晶片功能器件區域。本發明還提供了一種半導體晶片。本發明的優點在於，在傳統保護環的基礎上，引入了隔離槽結構，有效防止了由於傳統保護環保護力度不夠強而產生的剝離、裂紋等物理傷害，從而避免晶片內部的損傷，有效提高晶片成品率。
文檔編號H01L23/00GK101770992SQ20081020483
公開日2010年7月7日 申請日期2008年12月30日 優先權日2008年12月30日
發明者梁山安, 胡健強, 陳強 申請人:中芯國際集成電路製造(上海)有限公司