分柵快閃記憶體的浮柵製造方法

2023-04-23 09:01:56 1

專利名稱：分柵快閃記憶體的浮柵製造方法
技術領域：
本發明涉及分柵快閃記憶體的製造領域，尤其涉及一種分柵快閃記憶體浮柵的浮柵 製造方法。
背景技術：
現有技術中，對於分柵結構的快閃記憶體，通常都是使用局部場氧化方法來 形成浮柵的尖端，但是這種方法中對尖端形狀造成影響的步驟較多，生產 效率低，不容易對尖端進行優化，而且，利用局部氧化法所形成的結構在 快閃記憶體陣列的中間和周別有較大的斷差，不利於工藝的可靠性。從擦除效率 上來看，在快閃記憶體實施擦除動作時，效率容易受到尖端形狀影響導致擦除不 完全。

發明內容
本發明要解決的技術問題是提供一種分柵快閃記憶體的浮柵製造方法，可減 少浮柵形成的工藝成本和成型難度，避免分柵快閃記憶體製造過程中的其他工藝 步驟對已形成的浮柵形狀的形成幹擾，並可減少快閃記憶體陣列中的片內斷差， 進而提高生產效率，並易於實現對浮柵的尖端進行優化。
為解決上述技術問題，本發明提供了 一種分柵快閃記憶體的浮柵製造方法， 包括
(1)在襯底201表面熱氧化一層柵氧化層202，隨後在所述柵氧化層202 上沉積一層多晶矽203，然後塗上光刻膠204;(2) 藉助光刻膠204作為掩模，對所述多晶矽203進行各向同性的幹法 刻蝕，在所述多晶矽203上形成浮柵的碗形凹槽；
(3) 對所述多晶矽203進行摻雜；
(4) 在摻雜後的多晶矽203上澱積一層二氧化矽205;
(5) 對所述二氧化矽205進行幹法回蝕，去除位於所述碗形凹槽外部 的二氧化矽205;
(6) 利用自對準幹法刻蝕，去掉未被所述二氧化矽205覆蓋的多晶矽
203。
本發明由於採用了上述技術方案，具有這樣的有益效果，即使用了一 系列的幹法刻蝕來形成浮柵尖端，g卩首先以光刻膠作為為屏蔽掩模，並 採用各向同性幹法刻蝕形成浮柵的碗型凹槽；然後，沉積二氧化矽層，並 利用幹法回蝕技術形成半圓形氧化層；最後，利用自對準幹法刻蝕，把氧 化區以外的多晶矽刻蝕掉,從而得到尖銳的浮柵周邊，從而確保了該最終 形成的浮柵的形狀不會受分柵快閃記憶體製造過程中其他操作步驟的影響，而且 減少了本發明所述分柵快閃記憶體在快閃記憶體陣列中的片內斷差，提高了生產效率 高，使得工藝易於對浮柵的尖端優化且波動較小，而且上述方法實現起來 較為簡單，從一定程度上降低了製造成本。本發明所述方法還保證了在閃 存實施擦除動作時，可減少擦除失效，降低擦除電壓，使快閃記憶體單元更為易 於控制。


下面結合附圖與具體實施方式
對本發明作進一步詳細的說明
圖1為本發明所述分柵快閃記憶體的浮柵製造方法的一個實施例的流程示意圖2a-2g為根據圖1所示流程製造分柵快閃記憶體浮柵過程中的器件剖面結 構示意圖。
具體實施例方式
在一個實施例中，如圖1和圖2a-2g所示，本發明所述分柵快閃記憶體的浮 柵製造方法包括以下步驟
(1) 分柵快閃記憶體具有不同於普通快閃記憶體的結構，為了保障能夠在分柵閃 存中對熱電子進行更為有效的寫入，在矽襯底201上完成分柵快閃記憶體的P 型阱和源漏離子注入等工序後，需先在矽襯底201表面熱氧化一層厚度在 75 105A範圍內的薄膜202，作為浮柵的柵氧化層202，隨後在所述柵氧 化層202上沉積一層厚度在3500 4500A範圍內的多晶矽203，然後塗上 一層厚度為約10000A的光刻膠204，以對所述多晶矽203進行光刻，這 時器件的剖面結構如圖2a所示。
(2) 藉助光刻膠204作為掩模，利用公知的光刻技術對所述多晶矽 203進行各向同性的幹法刻蝕，從而在所述多晶矽203上形成浮柵的碗形 凹槽(即快閃記憶體單元區)，具體如圖2b所示。
(3) 如圖2c所示，對所述多晶矽203進行離子摻雜，優選為P (磷) 離子，且摻雜濃度為3.5E13 4.0E14左右，以降低電阻率和功函數。
(4) 在摻雜後的多晶矽203上澱積一層厚度為2500 3500A的二氧 化矽205，優選地所述二氧化矽的澱積厚度為3000A，這時所述器件的剖 面結構如圖2d所示。(5) 對所述二氧化矽205進行幹法回蝕，去除位於所述碗形凹槽外 部的二氧化矽205，形成半圓形氧化層。此處之所使用幹法回蝕的方法來 去除多餘的二氧化矽205有如下兩個理由首先，使得加工更容易、成本 較低；其次，對於分柵快閃記憶體的結構，可以更加有效的控制快閃記憶體尖端碗形凹 槽的形狀，從而優化快閃記憶體擦除性能。這時所述器件的剖面結構如圖2e所 示。
(6) 利用自對準幹法刻蝕，去掉未被二氧化矽205覆蓋的多晶矽203， 從而形成了尖銳的浮柵周邊，這時所述器件的剖面結構如圖2f所示。
(7) 在整個矽片上再生長一層厚度在30 50A範圍內，且優選為40A 的控制柵氧化層206，然後在柵氧化層上澱積一層厚度在1100 1500A範 圍內，且優選為1300A的多晶矽207，以作為控制柵，之後利用公知的光 刻技術，對所述多晶矽進行光刻並幹刻後，使得只在浮柵的左半側或者右 半側保留有控制柵，這樣得到了所需的分柵快閃記憶體結構，具體如圖2g所示。
權利要求
1、一種分柵快閃記憶體的浮柵製造方法，其特徵在於，包括(1)在襯底(201)表面熱氧化一層柵氧化層(202)，隨後在所述柵氧化層(202)上沉積一層多晶矽(203)，然後塗上光刻膠(204)；(2)藉助光刻膠(204)作為掩模，對所述多晶矽203進行各向同性的幹法刻蝕，在所述多晶矽(203)上形成浮柵的碗形凹槽；(3)對所述多晶矽(203)進行摻雜；(4)在摻雜後的多晶矽(203)上澱積一層二氧化矽(205)；(5)對所述二氧化矽(205)進行幹法回蝕，去除位於所述碗形凹槽外部的二氧化矽(205)；(6)利用自對準幹法刻蝕，去掉未被所述二氧化矽(205)覆蓋的多晶矽(203)。
2、 根據權利要求l所述分柵快閃記憶體的浮柵製造方法，其特徵在於，所述所述柵氧化層(202)的厚度為75 105A。
3、 根據權利要求1或2所述分柵快閃記憶體的浮柵製造方法，其特徵在於，所述多晶矽(203)的厚度為3500 4500A。
4、 根據權利要求l所述分柵快閃記憶體的浮柵製造方法，其特徵在於，所述二氧化矽(205)的厚度為2500 3500A。
5、 根據權利要求4所述分柵快閃記憶體的浮柵製造方法，其特徵在於，所述二氧化矽(205)的厚度為3000A。
全文摘要
本發明公開了一種分柵快閃記憶體的浮柵製造方法，首先以光刻膠作為為屏蔽掩模，並採用各向同性幹法刻蝕形成浮柵的碗型凹槽；然後，沉積二氧化矽層，並利用幹法回蝕技術形成半圓形氧化層；最後，利用自對準幹法刻蝕，把氧化區以外的多晶矽刻蝕掉，從而得到尖銳的浮柵周邊，從而確保了該最終形成的浮柵的形狀不會受分柵快閃記憶體製造過程中其他操作步驟的影響，而且減少了本發明所述分柵快閃記憶體在快閃記憶體陣列中的片內斷差，提高了生產效率高，使得工藝易於對浮柵的尖端優化且波動較小，而且上述方法實現起來較為簡單，從一定程度上降低了製造成本。本發明所述方法還保證了在快閃記憶體實施擦除動作時，可減少擦除失效，降低擦除電壓，使快閃記憶體單元更為易於控制。
文檔編號H01L21/28GK101459065SQ20071009451
公開日2009年6月17日 申請日期2007年12月14日 優先權日2007年12月14日
發明者賈曉宇, 金勤海 申請人:上海華虹Nec電子有限公司