數據處理裝置存儲系統的製作方法
2023-05-08 14:36:41 2
數據處理裝置存儲系統的製作方法
【專利摘要】一種數據處理裝置存儲系統，包括主系統，與主系統連接的NAND快閃記憶體，主系統為嵌入式晶片S3C44BOX，嵌入式晶片S3C44BOX為32位的RISC處理器，其內部集成了動態RAM控制器、LCD控制器、實時時鐘、UART控制器、定時器、中斷控制器、DMA控制器和大量的I／O埠；主系統設置USB接口、網絡接口和RS485接口；主系統連接一多路信號採集子系統。本發明基於嵌入式CPU和嵌入式作業系統開發出具有多路信號採集、大容量存儲、多樣化的外部接口的特點的數據處理裝置存儲系統，很好地適應了目前對該類存儲系統的要求。
【專利說明】數據處理裝置存儲系統
【技術領域】
[0001]本發明涉及一種存儲系統，具體涉及一種數據處理裝置存儲系統。
【背景技術】
[0002]隨著科技的飛速發展，生產過程變得越來越複雜，要求數據處理裝置具備更高的處理速度、更多的功能集成和多樣化的外部接口。隨著計算機技術、信息技術和集成電路製造技術的進步，人們已能設計複雜的數據處理裝置。
[0003]文基於嵌入式CPU和嵌入式作業系統，設計了具有多路萬能信號採集、大容量存儲系統、USB接口、網絡接口和RS485接口的數據處理裝置，實現了具有抗掉電功能的文件存儲系統。
【發明內容】
[0004]本發明的目的在於提供一種數據處理裝置存儲系統，其基於嵌入式CPU和嵌入式作業系統開發出具有多路信號採集、大容量存儲、多樣化的外部接口的特點的數據處理裝置存儲系統，很好地適應了目前對該類存儲系統的要求。
[0005]本發明的技術解決方案是:
一種數據處理裝置存儲系統，包括主系統，與主系統連接的NAND快閃記憶體，其特殊之處在於:所述主系統為嵌入式晶片S3C44B0X，所述嵌入式晶片S3C44B0X為32位的RISC處理器，其內部集成了動態RAM控制器、LCD控制器、實時時鐘、UART控制器、定時器、中斷控制器、DMA控制器和大量的I / O埠 ；所述主系統設置USB接口、網絡接口和RS485接口 ；所述主系統連接一多路信號採集子系統。
[0006]上述多路信號採集子系統包括用AT89C52單片機作為的CPU，採用18 bit串行接口的多斜率積分式的AD晶片MAX132作為數據採集器件，PGA信號放大電路和信號調理電路；所述多路信號採集子系統通過RS422接口和主系統進行信息通信。
[0007]上述多路信號採集子系統選擇了 IOM / 100M自適應網卡接口晶片91C113，在系統中加載TCP / IP協議驅動後，即可實現區域網通信和Intenet通信。
[0008]上述NAND 快閃記憶體採用 8 bit 的 16 MB 的 K9F2808。
[0009]本發明的優點在於:基於嵌入式CPU和嵌入式作業系統開發出具有多路信號採集、大容量存儲、多樣化的外部接口的特點的數據處理裝置存儲系統，很好地適應了目前對該類存儲系統的要求。
【專利附圖】
【附圖說明】
[0010]圖1為本發明結構原理框圖。
【具體實施方式】
[0011]參見圖1，一種數據處理裝置存儲系統，包括主系統，與主系統連接的NAND快閃記憶體，主系統為嵌入式晶片S3C44B0X，嵌入式晶片S3C44B0X為32位的RISC處理器，其內部集成了動態RAM控制器、IXD控制器、實時時鐘、UART控制器、定時器、中斷控制器、DMA控制器和大量的I / 0埠 ；主系統設置USB接口、網絡接口和RS485接口 ；所述主系統連接一多路信號採集子系統。
[0012]多路信號採集子系統包括用AT89C52單片機作為的CPU，採用18 bit串行接口的多斜率積分式的AD晶片MAX132作為數據採集器件，PGA信號放大電路和信號調理電路；所述多路信號採集子系統通過RS422接口和主系統進行信息通信。多路信號採集子系統選擇了 10M / 100M自適應網卡接口晶片91C113，在系統中加載TCP / IP協議驅動後，即可實現區域網通信和Intenet通信。
[0013]NAND快閃記憶體採用8 bit的16 MB的K9F2808。它由1 024個塊組成，每個塊有32頁，每頁528 Byte ο
[0014]NAND快閃記憶體的uCLinux驅動程序設計在uCLiunx系統中使用K9F2808晶片需要編寫其驅動程序，設置其必要的初始化信息。uCLinux作業系統把NANDf lash作為塊設備，通過MTD (Memory Technology Devices)系統實現對NAND快閃記憶體的管理和使用。只需按照一定規則霞新編寫NAND專用晶片驅動層即可實現K9F2808晶片的驅動，具體方法如下:
(1 )在drivers / mtd / nand /目錄下新建一個文件，文件名為K9F2808.c。
[0015](2)在K9F2808.c中加入flash分區定義代碼，將K9F2808的存儲空間分為一個16MB分區，代碼如下:
const static struct mtd—partition partition—info[] = {name:，』Nand flashpartition 1」，offset:0, size:164102481024 1:
(3)根據實際電路連接，定義K9F2808的串行時序引腳和地址，具體代碼如下:
#define DATA—CLE(1?2) / / CLE 引腳
#define DATA—ALE (1〈〈3)，，ALE 引腳
#define DATA—NCE(1〈〈1) / / NCE引腳#define NAND—10—BASE 0x01 d20000 / /10地址
(4)根據K9F2808時序圖，編寫操作和初始化函數。
[0016](5)將文件加入 uCLinux 內核系統。在 drivers / mtd / nand / makefile, common文件中加入代碼行:obj — $(C0NFIG — MTD — NAND)+=K9F2808.0 ;在 drivers / mtd /nand / config.1n文件中找到包含文字if【」 $C0NFIG — ARM」 =--Y』】;then的行，在其下加入:
dep—tristate」K9F2808 Device support』
`CONFIG—.MTD—。NAND—.ARM$C0NFIG-MTD—.NAND。
【權利要求】
1.一種數據處理裝置存儲系統，包括主系統，與主系統連接的NAND快閃記憶體，其特徵在於:所述主系統為嵌入式晶片S3C44B0X，所述嵌入式晶片S3C44B0X為32位的RISC處理器，其內部集成了動態RAM控制器、LCD控制器、實時時鐘、UART控制器、定時器、中斷控制器、DMA控制器和大量的I / 0埠 ；所述主系統設置USB接口、網絡接口和RS485接口 ；所述主系統連接一多路信號採集子系統。
2.根據權利要求1所述數據處理裝置存儲系統，其特徵在於:所述多路信號採集子系統包括用AT89C52單片機作為的CPU，採用18 bit串行接口的多斜率積分式的AD晶片MAX132作為數據採集器件，PGA信號放大電路和信號調理電路；所述多路信號採集子系統通過RS422接口和主系統進行信息通信。
3.根據權利要求2所述數據處理裝置存儲系統，其特徵在於:所述多路信號採集子系統選擇了 10M / 100M自適應網卡接口晶片91C113，在系統中加載TCP / IP協議驅動後，即可實現區域網通信和Intenet通信。
4.根據權利要求1?3所述數據處理裝置存儲系統，其特徵在於:所述NAND快閃記憶體採用8 bit 的 16 MB 的 K9F2808。
【文檔編號】G06F3/06GK103699335SQ201310516385
【公開日】2014年4月2日 申請日期:2013年10月28日 優先權日:2013年10月28日
【發明者】王耀斌 申請人:陝西高新實業有限公司