可測試集成電路的製作方法

2023-04-27 14:57:16

專利名稱：可測試集成電路的製作方法
技術領域：
本發明涉及一種具有可測試內部時鐘電路的可測試集成電路。
背景技術：
如US專利No.6,131,173所述，集成電路可以包含多個時鐘域。該集成電路通常配置有多個內部時鐘電路，所述多個內部時鐘電路用於為集成電路中的功能電路的不同部分提供時鐘。許多這樣的時鐘電路包含分頻器，例如，用於產生從更高頻率的基準信號下分頻而得到的時鐘信號，或用於提供下分頻後的時鐘信號以鎖定到基準信號。該時鐘電路的測試通常包括對時鐘信號的時間和頻率進行測量。這可以通過將集成電路切換到測試模式來實現，其中來自內部時鐘電路的時鐘信號與集成電路的外部管腳相連。然後，使用與這些管腳相連的測試設備來測量時鐘信號的性質。
然而，難以對集成電路以外的高頻時鐘信號進行布線。至少這要求在集成電路內部的電路和測試環境兩方面相當可觀的電路開銷。因為現代集成電路中的內部時鐘信號的數目趨於增加，因而該開銷也增加。
可選地，已經知道為了測試的目的而把時鐘信號測量電路包括在集成電路內。典型地，這包括內部計數器電路的使用，所述內部計數器電路接收內部時鐘信號和外部使能信號，以在外部定義的時間點開始和停止計數。隨後從計數器中讀取所得到的計數，並且確定其是否在可接受的範圍內。在這個方法中，對外部定時信號的需求使測試變得複雜，因為這需要專用的測試設備。同樣，需要讀出計數和/或將計數與可接受範圍的界限值相比較引起測試設備和/或測試時間方面的開銷。

發明內容
其中，本發明的一個目的在於提出了一種支持測試的集成電路，其中可以利用測試時間和專用測試設備方面的最小開銷對內部時鐘電路的有效方面進行測試。
其中，本發明的一個目的在於提出了一種測試方法，所述方法利用測試時間和專用測試設備方面的最小開銷對集成電路的內部時鐘電路的有效方面進行測試。
其中，本發明的一個目的在於提出了一種支持測試的集成電路，其中可以利用測試時間和專用測試設備方面的最小開銷、藉助於共用的測試電路對多個內部時鐘電路的有效方面進行測試。
其中，本發明的一個目的在於提出了一種測試方法，所述方法例如測試時間和專用測試設備方面的最小開銷、藉助於共用的測試電路對集成電路的多個內部時鐘電路的有效方面進行測試。
權利要求1提出了根據本發明的集成電路。根據本發明，集成電路配置有包括狀態保持電路的測試電路，當來自內部時鐘電路的時鐘脈衝計數達到閾值時，所述狀態保持電路被鎖定至預定狀態。將所述電路設置為使時鐘脈衝不能引起從所述狀態的逆轉變。在測試期間從集成電路讀出測試信息，所述測試信息與在測試時間間隔內狀態保持電路是否已經達到預定狀態有關。該測試信息不提供精確的頻率測量所述電路只確保高於閾值的頻率差不會影響測試信息。根據這個檢測結果所進行的測試基於如下認識典型地，時鐘電路中最重要的缺陷與時鐘分頻器電路中的邏輯缺陷有關，這引起了嚴重偏離額定時鐘頻率的時鐘頻率。這種缺陷揭示出所得到的時鐘頻率具有明顯的偏差，這無需從集成電路讀出時鐘計數值就可以檢測到。在內部時鐘信號的控制下進行不可逆轉變的電路可以針對這個偏差而利用最小開銷執行魯棒性測試。
在另外的實施例中，不同的內部時鐘電路的輸出被多路復用到共用的計數器和狀態保持電路。因為使用狀態保持電路的測試不受高於閾值頻率的頻率差的影響，所以多個時鐘電路可以共用測試電路以產生測試結果，同時僅要求很少的電路開銷。
優選地，將管腳多路復用電路設置為在測試期間，把狀態保持電路的輸出與集成電路的外部管腳相連。以這種方式，可以直接讀出狀態保持電路的狀態，即無需首先通過掃描鏈對測試結果進行移位。這意味著能夠在外部選擇能夠對狀態保持電路的狀態進行採樣的時間點。通過在不同的時間點進行採樣，可以獲得對頻率的估計而無需集成電路外部的時鐘信號。


將通過使用附圖的非限制性示例來描述本發明的這些和其他目的以及優勢方面。
圖1示出了集成電路的一部分；圖1a示出了測試配置；圖2示出了測試期間的定時；以及圖3-4示出了另外的集成電路。
具體實施例方式
圖1示出了集成電路1的一部分，具有功能電路10和與功能電路10的時鐘輸入相連的內部時鐘電路12。針對測試目的，集成電路包括測試接口電路14、分頻器16和置位/復位觸發器18。測試接口電路14具有測試時鐘輸入TCK、測試數據輸入TDI和測試結果輸出TDO。此外，測試接口電路的輸出與分頻器16和置位/復位觸發器18的復位輸入相連。內部時鐘電路12的輸出與分頻器16的輸入相連。分頻器16的輸出與置位/復位觸發器18的置位輸入相連。置位/復位觸發器18的輸出與測試接口電路14的輸入相連。應該理解的是，附圖僅示出了最少的細節。實際上，集成電路的許多輸入和輸出端將與功能電路10相連。內部時鐘電路12可以與時鐘基準端相連。優選地，測試接口電路可以包括管腳多路復用器，所述管腳多路復用器具有與置位/復位觸發器18的輸出相連的輸入，還具有與測試數據輸出TDO不同的集成電路的外部端子19相連的輸出。典型地，該管腳多路復用器具有一個或更多另外的輸入，例如與在正常操作期間產生結果的另一個電路(未示出)和/或產生測試結果的其他電路相連。可選地，在正常操作期間，可以將管腳多路復用器的外部端子用作集成電路的輸入。可選地，可以將測試集成電路14配置為把置位/復位觸發器18的輸出經由掃描鏈與測試數據輸出TDO相連。
此外，典型地，功能電路10的一部分可以與測試接口電路相連，所述測試接口電路用於從測試數據輸入TDI接收測試數據和/或向測試數據輸出提供測試結果(相反地，測試接口電路14可以在針對功能電路的輸入和輸出端接收和提供測試數據)。此外，可以將時鐘切換電路配置為在測試期間，由測試時鐘電路取代功能電路10的輸入處的時鐘信號。
分頻器電路16可以按照任意合適的方式來實現，例如2分頻電路的級聯，或更一般地為諸如寄存器和加法器的組合之類的計數器電路，其中每當接收到時鐘脈衝時，加法器形成來自寄存器的數字與存儲在寄存器中的預定數字(例如1)之和。
典型地，時鐘電路12還包含分頻器電路(未示出)或其他的邏輯電路，例如用於對時鐘信號進行下分頻和/或調節時鐘信號的相位從而把下分頻後的時鐘信號鎖相至基準信號。作為另一個示例，另外的分頻器電路可以對時鐘源信號進行下分頻以產生時鐘信號。儘管僅示出一個內部時鐘電路12，然而可以存在更多的內部時鐘電路。
在正常操作中，內部時鐘電路12向功能電路的至少一部分提供時鐘信號。如圖1a所示，為了測試的目的，把集成電路1或包含集成電路的電子電路與測試裝置2相連，所述測試裝置2被構造用於向集成電路施加測試接口電路14的控制信號和測試數據，並用於接收測試結果。例如，針對這個目的可以使用掃描測試接口。當執行測試時，測試裝置2向測試接口電路14施加控制信號，致使測試接口電路14將集成電路1切換到測試模式。
圖2示出了測試模式的操作期間所使用的信號。第一信號表示來自內部時鐘電路12的時鐘信號20。第二信號22表示測試時鐘信號，而第三信號表示置位/復位觸發器18的輸出信號(象徵性地示出了信號的相對頻率；實際上典型地，時鐘頻率將會高得多)。
在測試操作期間，測試接口電路14在由測試時鐘信號22定義的時間間隔的開始時(當使用計數器電路來實現分頻器時，典型地，「復位」包括將計數設定為初始值)對置位/復位觸發器18和分頻器16進行復位。在所述時間間隔結束時(由示例中的測試時鐘22的下降沿26來標記)，測試接口電路14從置位/復位觸發器18中複製輸出信號。
在所述時間間隔期間，分頻器16對時鐘信號20中的時鐘脈衝數目有效地進行計數，並且當所述時間間隔中出現時鐘脈衝的閾值數目時對置位/復位觸發器18進行置位。結果，如果時鐘信號的頻率高於閾值，那麼測試接口電路14將從置位/復位觸發器18接收第一邏輯值；如果時鐘信號的頻率低於閾值，那麼測試接口電路14將從置位/復位觸發器18接收第二邏輯值。
測試數據接口14經由集成電路的外部端子19向測試裝置饋送關於邏輯值的信息。測試裝置使用該信息以決定是否應該拒絕該集成電路。典型地，測試接口14中的控制信號選擇管腳多路復用器的輸入，從所選擇的輸入把數據提供給外部端子19。當需要邏輯值時，將控制信號提供給測試接口以選擇置位/復位觸發器18的輸出。當只有置位/復位觸發器18的輸出需要與外部端子相連時，可以省略管腳多路復用器。
可選地，置位/復位觸發器18的輸出可以與測試接口電路14相連，用於將邏輯值饋送到測試數據輸出TDO。另外可選地，可以把邏輯值與其他結果在測試接口14內進行組合，以匯集成組合的測試結果。例如，可以將邏輯值或組合的測試結果通過串行掃描鏈移位寄存器移出測試接口14。在這種情況下，例如，可以將邏輯值或組合的測試結果與從功能電路10捕獲的測試結果一起移出。以這種方式，能夠以簡單的方式使用常規掃描測試裝置來測試包括時鐘電路的集成電路，而無需專用測試設備。
使用管腳多路復用器向外部管腳饋送置位/復位觸發器18的輸出信號具有這樣的優勢可以從集成電路1外部觀察置位/復位觸發器18的輸出轉變的定時，與掃描鏈中捕獲的定時無關。在實施例中，測試器2以關於計數開始的各個不同延遲對外部管腳處的輸出信號進行採樣。以這種方式，根據在樣本表示已經對置位/復位觸發器18進行置位之前所需的延遲，測試器2能夠獲得對時鐘信號頻率的更為精確的估計。
應該注意的是，儘管優選地將分頻器電路16復位到精確限定的狀態(即分頻器電路16的分頻後輸出信號在分頻後信號周期中的預定相位處開始，例如在所述周期開始時開始)，然而復位到較低精確限定狀態可以滿足本發明的目的。例如，如果分頻器包括多個級聯的2分頻電路，那麼僅需對處於所述級聯的低頻端的多個電路進行復位。如果沒有對高頻端處的多個2分頻電路進行復位，這不會對測試產生顯著的影響。
圖3示出了包括多個內部時鐘電路12的集成電路，所述多個內部時鐘電路12共用分頻器電路16和置位/復位觸發器18。提供有多路復用器30，它的輸入與內部時鐘電路12的時鐘輸出相連，而它的輸出與分頻器電路16的輸入相連。測試接口電路14的輸出與多路復用器30的控制輸入相連。作為實例，已經示出了具體實現，其中置位/復位觸發器18的輸出與測試接口14相連，用於向測試數據輸出TDO提供邏輯值。然而，應該理解的是，優選地使用圖1中的備選方式，其中將所述邏輯值經由管腳多路復用器提供給集成電路的外部端子。
在操作中，測試接口電路1 4通過向多路復用器30施加控制信號而選擇在什麼時候、對哪一個時鐘電路12進行測試。每當對時鐘電路12進行測試時，在時間間隔期間，所述時鐘電路12的輸出與分頻器電路16的輸入相連，在所述時間間隔開始時，對置位/復位觸發器18和分頻器電路16進行復位，並且測試接口電路14在所述時間間隔結束時加載與置位/復位觸發器的狀態有關的信息。例如，使用外部命令或在選擇連續時鐘電路的內部程序的控制下，控制測試接口電路14以選擇時鐘電路。
圖3的電路能夠處理不同頻率的時鐘信號的測試。然而，如果在不同時鐘信號的頻率之間存在較大的差異，可以將一個或更多預分頻器添加到多路復用器30的輸入之前，從而即使施加到功能電路10的時鐘信號具有相差很大的頻率，施加到多路復用器的信號也會具有可比較的頻率。
圖4示出了電路的示例，其中已經將預分頻器電路40添加到時鐘電路12的輸出和多路復用器電路30的輸入之間。
應該理解的是，本發明不局限於已經示出的電路。例如，作為所使用的置位/復位觸發器18的備選，分頻器16可以具有與其輸出相連的禁用輸入。在該實施例中，一旦分頻器16已經達到閾值，則分頻器16的操作被禁用，而當測試接口電路14對分頻器16進行復位時，分頻器16的操作恢復。還可以通過在時鐘電路12和分頻器16之間添加門電路(未示出)來實現禁用，所述門電路具有與分頻器電路16的輸出相連的禁用輸入，從而一旦已經接收到閾值數目的脈衝，就阻塞來自時鐘電路14的其它時鐘脈衝。在另外的實施例中，分頻器16與時鐘電路12相連，從而一旦已經接收到閾值數目的脈衝就停止整個時鐘電路12。
優選地，使用預定的閾值，但是在另一個實施例中，測試接口電路14與分頻器電路16相連，以從多個可編程閾值中選擇閾值。為此，可以在時鐘電路12和分頻器16之間提供可編程預定標器(pre-scaler)。
在測試期間可以執行各種測試。在第一類型的測試中，測試時鐘信號的頻率是否高於閾值。針對這種類型的測試，分頻的開始和置位/復位觸發器的採樣之間的時間間隔應該至少很長，以使時鐘電路12正常操作時產生閾值數目的脈衝。如果時鐘電路12的邏輯電路中存在導致明顯較低頻率的缺陷，則會檢測到錯誤。
在第二類型的測試中，測試時鐘信號的頻率是否沒有超過閾值。針對這種類型的測試，分頻的開始和置位/復位觸發器的採樣之間的時間間隔應該至多長達使時鐘電路12正常操作時不會產生閾值數目的脈衝。如果時鐘電路12的邏輯電路中存在導致明顯較高頻率的缺陷，則會檢測到錯誤。
可以使用相同的電路來執行第一和第二類型的測試。例如，這可以通過使用分頻器電路16之前的可編程預定標器來實現，所述可編程預定標器由測試接口電路14來控制。在該實施例中，測試接口電路把預定標器設置為以執行第一類型測試時的分頻比大於執行第二類型測試時的分頻比而執行分頻。可選地，可以通過執行各自的測試來實現不同的測試，其中將不同的持續時間用於分頻的開始和置位/復位觸發器18的採樣之間的時間間隔。
當用一系列不同的測試時鐘頻率重複進行測試、從而分頻器16的復位和置位/復位觸發器18的採樣之間的時間間隔的持續時間呈現為一系列不同的值時，能夠使用圖1中的電路執行精確的頻率測量。然而，如果常規上需要精確測量，其計數輸出能夠由測試接口電路14進行採樣的時鐘計數器電路是優選的。因為需要執行多個測量，除非例外，否則圖1的電路應當用於執行該精確測量。
權利要求
1.一種可測試集成電路(1)，包括-測試接口電路(14)，被設置為將所述集成電路在功能操作模式和測試模式之間進行切換；-具有時鐘輸出的內部時鐘電路(12)，用於至少在所述功能操作模式下為所述集成電路的功能電路(10)提供時鐘；-測試電路(16、18)包括脈衝計數電路(16)，具有與時鐘輸出相連的時鐘輸入；狀態保持電路(18)，與脈衝計數電路(16)相連或作為脈衝計數電路(18)的一部分，被設置為在測試接口電路(14)定義的時間間隔開始後，當已經把閾值數目的時鐘脈衝施加到所述時鐘輸入時，狀態保持電路(18)將鎖定至預定狀態；測試接口電路(14)與狀態保持電路(18)相連，用於從所述集成電路讀出與在所述時間間隔結束之前所述狀態保持電路是否已經達到所述預定狀態有關的信息。
2.根據權利要求1所述的可測試集成電路，其中，時鐘電路(12)是多個時鐘電路(12)中的一個，每一個時鐘電路(12)具有各自的時鐘輸出，用於為功能電路(10)提供時鐘，所述集成電路包括連接於時鐘電路(12)的時鐘輸出和脈衝計數電路(16)的時鐘輸入之間的多路復用電路(30)，所述多路復用電路(30)的控制輸入與測試接口電路(14)相連，用於在測試命令的控制下控制多路復用電路(30)把哪一個時鐘電路(12)與脈衝計數電路(16)的時鐘輸入相連。
3.根據權利要求1所述的可測試集成電路，其中，測試接口電路(14)包括管腳多路復用電路，所述管腳多路復用電路具有與狀態保持電路(18)的輸出相連的輸入和與集成電路(1)的外部端子相連的輸出。
4.一種對集成電路(1)進行測試的方法，所述集成電路(1)包括具有時鐘輸出的內部時鐘電路(12)，用於至少在功能操作模式下為所述集成電路的功能電路(10)提供時鐘，所述方法包括-將所述集成電路切換到測試模式，並且發送測試時間間隔開始的信號；-從所述測試時間間隔開始的時候，對來自內部時鐘電路(12)的時鐘脈衝進行計數；-如果所述內部時鐘電路從所述測試時間間隔開始已經產生多於預定數目的時鐘脈衝，則把狀態保持電路(18)鎖定至預定狀態；-讀取與狀態保持電路(18)在所述測試時間間隔中是否已經達到預定狀態有關的信息；-向測試估計裝置(2)提供所述信息，以取決於所述信息而接受或拒絕所述集成電路。
5.根據權利要求4所述的方法，其中，集成電路(1)包括多個內部時鐘電路(12)，每一個均具有各自的時鐘輸出，用於為功能電路(10)提供時鐘，所述方法包括把來自各自的時鐘輸出的時鐘信號通過計數電路(16)依次與狀態保持電路(18)相連，如果各自的時鐘輸出在各自的測試時間間隔開始後已經產生多於預定數目的時鐘脈衝，那麼每一個時鐘信號均用於將所述狀態保持電路鎖定至預定狀態。
全文摘要
一種集成電路(1)，包括具有時鐘輸出的內部時鐘電路(12)，用於為集成電路(1)的功能電路(10)提供時鐘。所述集成電路配置有在測試期間使用的計數器電路(16)和狀態保持電路(18)。將所述集成電路切換到測試模式，並且發送測試時間間隔開始的信號。從所述測試時間間隔開始的時候，對來自內部時鐘電路12的時鐘脈衝進行計數，並且如果所述內部時鐘電路從所述測試時間間隔開始後已經產生多於預定數目的時鐘脈衝，則將狀態保持電路(18)鎖定至預定狀態。從集成電路(1)讀出與在所述測試時間間隔中狀態保持電路(18)是否已經達到所述預定狀態有關的信息，而且測試估計裝置(2)使用所述信息來接受或拒絕集成電路(1)。
文檔編號G01R31/3185GK101052887SQ200580037881
公開日2007年10月10日 申請日期2005年10月28日 優先權日2004年11月10日
發明者史蒂文·H·德庫柏, 格雷姆·弗朗西斯 申請人:皇家飛利浦電子股份有限公司