位同步鎖定檢測器的製造方法
2023-05-24 05:12:31 3
位同步鎖定檢測器的製造方法
【專利摘要】本發明提出的一種位同步鎖定檢測器，旨在提供一種能夠提供位同步環鎖定指示的裝置。本發明通過下述技術方案予以實現：在位同步鎖定判決電路中，受控於同相控制脈衝的積分清零濾波器依次串聯絕對值電路和固定點數累加器組成同相支路，受控於反相控制脈衝的積分清零濾波器依次串聯絕對值電路、固定點數累加器和增益調節器組成反相支路，兩支路共同相連一個輸出鎖定指示的比較器；位同步環電路同時輸出相位相差180度的控制脈衝，分別控制兩支路上的積分清零電路對輸入基帶信號作時間寬度為1個碼元的積分清零運算，比較器對來自同相支路的運算結果和反相支路的鎖定判決門限進行比較，輸出判決位同步環鎖定與否的指示。
【專利說明】位同步鎖定檢測器
[0001]【技術領域】
本發明涉及一種相干通信系統中主要用於位同步鎖定狀態檢測判定的方法。
【背景技術】
[0002]在數字通信系統中，發送端按照確定的時間順序，逐個傳輸數碼脈衝序列中的每個碼元。而在接收端必須有準確的抽樣判決時刻才能正確判決所發送的碼元，因此，接收端必須提供一個確定抽樣判決時刻的定時脈衝序列。這個定時脈衝序列的重複頻率必須與發送的數碼脈衝序列一致，同時在最佳判決時刻(或稱為最佳相位時刻)對接收碼元進行抽樣判決。可以把在接收端產生這樣的定時脈衝序列稱為碼元同步，或稱位同步。實現位同步的方法和載波同步類似，有直接法(自同步法)和插入導頻法(外同步法)兩種，而直接法又分為濾波法和鎖相法。相干通信中，接收機信號經過載波相干解調後得到基帶信號，基帶信號中包含「O」與「I」的輸入碼元，分別採用對稱的不同波形表示，位同步模塊用於定位輸入碼元調製區間並通過匹配濾波進行碼元解調。傳統處理中，位同步的鎖定檢測沒有獨立進行，而是依靠後續信息處理中幀同步狀態或其他相關信息進行判斷，這種處理方式實際上沒有準確給出位同步鎖定狀態，而在航天測控、衛星應用、高速數傳等領域的工程應用中，用戶往往需要準確了解當前接收機的位同步鎖定狀態。
【發明內容】
[0003]為了克服傳統處理中位同步鎖定檢測的上述缺陷，本發明的目的是提供一種能夠適應更寬的信噪比範圍，並能降低對輸入基帶信號功率控制要求，檢測判定結果更準確可靠，能夠提供位同步環鎖定指示，對相干通信中的位同步環鎖定狀態進行檢測判定的裝置。
[0004]本發明解決其技術問題所採用的技術方案是:一種位同步鎖定檢測器，包括位同步環電路和位同步鎖定判決電路，其特徵在於:在位同步鎖定判決電路中，受控於同相控制脈衝的積分清零濾波器依次串聯絕對值電路和固定點數累加器組成同相支路，受控於反相控制脈衝的積分清零濾波器依次串聯絕對值電路、固定點數累加器和增益調節器組成反相支路，上述兩個支路共同相連一個輸出鎖定指示的比較器；位同步環電路同時輸出相位相差180度的同相控制脈衝與反相控制脈衝，分別控制上述兩支路上的積分清零電路對輸入基帶信號作時間寬度為I個碼元的積分清零運算，積分清零運算結果分別經過上述兩支路上各自控制的絕對值電路、固定點數累加器得到兩路運算結果，其中，反相支路的運算結果經過增益調節器與動態調整增益係數相乘得到鎖定判決門限，比較器對來自同相支路的運算結果和反相支路的鎖定判決門限進行比較，輸出判決位同步環鎖定與否的指示。
[0005]本發明相比於現有技術具有如下有益效果:
本發明採用相位互為反相的兩個支路共同相連一個輸出鎖定指示的位同步鎖定判決電路，位同步鎖定判決電路根據位同步環進入鎖定狀態時輸入碼元與同相控制脈衝的相位具有同相關係、與反相控制脈衝的相位具有反相關係的特性，有效地提取出反映位同步環鎖定時的本質特徵，同時通過對增益調節器的增益係數進行動態調整，通過動態調整鎖定判決門限的作用，可適應更寬的信噪比範圍，降低對輸入基帶信號的功率控制要求。因此本發明相比現有位同步鎖定檢測方法的信噪比範圍適應更寬，輸入基帶信號的功率控制要求更低，無需依靠後續信息處理中幀同步狀態或其它相關信息的判斷。
[0006]本發明相比現有位同步鎖定檢測方法可以提供更準確可靠的檢測判定結果，並且能夠適應更寬的信噪比範圍。
【專利附圖】
【附圖說明】
[0007]下面結合附圖和實施例對本專利進一步說明。
[0008]圖1是本發明位同步鎖定檢測方法原理示意圖。
[0009]圖2是輸入碼元和同相控制脈衝、反相控制脈衝的相位關係示意圖。
【具體實施方式】
[0010]在圖1描述的一個最佳實施例中，位同步鎖定檢測器主要包括:用於實現同時輸出相位相差180度的同相控制脈衝與反相控制脈衝的位同步環電路和用於實現對基帶信號進行鎖定判決的位同步鎖定判決電路。換句話說，所述位同步鎖定檢測器由兩個積分清零濾波器、兩個絕對值電路、兩個固定點數累加器、一個增益調節器、一個比較器和一個位同步環NCO電路組成。增益調節器採用乘法器實現鎖定判決門限的調整，位同步環NCO電路可以採用累加器實現同相控制脈衝與反相控制脈衝的輸出。
[0011]位同步鎖定判決電路包括依次串聯的受控於同相控制脈衝的第一積分清零濾波器、第一絕對值電路和第一固定點數累加器組成的同相支路，以及依次串聯的受控於反相控制脈衝的第二積分清零濾波器、第二絕對值電路、第二固定點數累加器和增益調節器組成的反相支路，上述兩個支路共同相連一個輸出鎖定指示的比較器。位同步環電路具有同時輸出相位相差180度的同相控制脈衝與反相控制脈衝的位同步環數字振蕩器NCO電路，所述位同步環NCO電路採用累加器實現，位同步環NCO電路的同相控制脈衝與反相控制脈衝的產生方法為:累加器在對相位控制字進行累加過程中產生的進位脈衝即為同相控制脈衝，對累加器的最高位進行O跳變為I的檢測即為反相控制脈衝。上述兩個脈衝分別控制兩個積分清零電路對輸入的基帶信號作時間寬度為I個碼元的積分清零運算，積分清零運算的結果分別經過絕對值電路、固定點數累加器得到兩路運算結果。反相支路的運算結果經過增益調節器與增益係數相乘得到鎖定判決門限，通過動態調整增益調節器的增益係數可以動態調整鎖定判決門限。同相支路在同相控制脈衝作用下作時間寬度為I個碼元的積分清零運算，積分清零運算的結果經過絕對值電路得到I個碼元的積分絕對值，上述結果經過固定點數累加器，得到固定點數的碼元的積分取絕對值後的累加值加上噪聲值；反相支路在反相控制脈衝作用下作時間寬度為I個碼元的積分清零運算，積分清零運算的結果經過絕對值電路得到I個碼元的積分絕對值，上述結果經過固定點數累加器和增益調節器，得到噪聲值乘以增益係數，亦即鎖定判決門限。同相支路的運算結果與鎖定判決門限輸入比較器，比較器比較同相支路的運算結果與鎖定判決門限的大小，如果同相支路的運算結果大於鎖定判決門限則判決為位同步環鎖定，否則判決為位同步環不鎖定。
[0012]基帶信號分別通過受控於同相控制脈衝和反相控制脈衝的積分清零濾波器作時間寬度為I個碼元的積分清零運算，積分清零運算的結果分別經過絕對值電路、固定點數累加器得到兩路運算結果，其中反相支路的運算結果經過增益調節器與增益係數相乘得到鎖定判決門限，同相支路的運算結果和鎖定判決門限輸入比較器，比較器根據比較結果輸出鎖定指示。如果位同步環電路進入鎖定狀態，則輸入碼元與位同步環NCO電路輸出的同相控制脈衝的相位具有同相關係、與反相控制脈衝的相位具有反相關係，則同相支路的運算結果為對固定點數的碼元的積分取絕對值後的累加值加上噪聲值，反相支路的運算結果為噪聲值乘以增益係數，在合適的增益係數下滿足同相支路的運算結果大於鎖定判決門限，比較器判決為位同步環鎖定；如果位同步環電路沒有進入鎖定狀態，則輸入碼元與位同步環NCO電路輸出的同相控制脈衝、反相控制脈衝不存在固定的相位關係，在合適的增益係數下不滿足同相支路的運算結果大於鎖定判決門限，比較器判決為位同步環不鎖定。
[0013]固定點數累加器由累加器和計數器組成，累加器對輸入數據進行累加，同時計數器進行計數，當計數器的計數值達到固定點數後輸出累加器的值並清空累加器，如此循環，固定點數的取值可根據仿真或調試結果進行設定，也可在電路運行過程中動態配置。
[0014]增益調節器由乘法器組成，其增益係數可在電路運行過程中動態配置，用於根據不同的信噪比動態調整鎖定判決門限。
[0015]圖2描述了輸入碼元與位同步環NCO電路輸出的同相控制脈衝、反相控制脈衝的相位關係。上述電路可作為位同步環電路的一部分，可以在可編程門陣列晶片FPGA晶片中實現，也可在ASIC晶片中實現，其結構簡單，佔用硬體資源較少。
【權利要求】
1.一種位同步鎖定檢測器，包括位同步環電路和位同步鎖定判決電路，其特徵在於:在位同步鎖定判決電路中，受控於同相控制脈衝的積分清零濾波器依次串聯絕對值電路和固定點數累加器組成同相支路，受控於反相控制脈衝的積分清零濾波器依次串聯絕對值電路、固定點數累加器和增益調節器組成反相支路，上述兩個支路共同相連一個輸出鎖定指示的比較器；位同步環電路同時輸出相位相差180度的同相控制脈衝與反相控制脈衝，分別控制上述兩支路上的積分清零電路對輸入基帶信號作時間寬度為I個碼元的積分清零運算，積分清零運算結果分別經過上述兩支路上各自控制的絕對值電路、固定點數累加器得到兩路運算結果，其中，反相支路的運算結果經過增益調節器與動態調整增益係數相乘得到鎖定判決門限，比較器對來自同相支路的運算結果和反相支路的鎖定判決門限進行比較，輸出判決位同步環鎖定與否的指示。
2.按權利要求1所述的位同步鎖定檢測器，其特徵在於:所述位同步鎖定檢測器由兩個積分清零濾波器、兩個絕對值電路、兩個固定點數累加器、一個增益調節器、一個比較器和一個位同步環NCO電路組成。
3.按權利要求1或2所述的位同步鎖定檢測器，其特徵在於:同相支路在同相控制脈衝作用下作時間寬度為I個碼元的積分清零運算，積分清零運算的結果經過絕對值電路得到I個碼元的積分絕對值，上述結果經過固定點數累加器，得到固定點數的碼元的積分取絕對值後的累加值加上噪聲值。
4.按權利要求1或2所述的位同步鎖定檢測器，其特徵在於:反相支路在反相控制脈衝作用下作時間寬度為I個碼元的積分清零運算，積分清零運算的結果經過絕對值電路得到I個碼元的積分絕對值，上述結果經過固定點數累加器和增益調節器，得到噪聲值乘以增益係數，亦即鎖定判決門限。
5.按權利要求1所 述的位同步鎖定檢測器，其特徵在於:同相支路的運算結果與鎖定判決門限輸入比較器，比較器比較同相支路的運算結果與鎖定判決門限的大小，如果同相支路的運算結果大於鎖定判決門限則判決為位同步環鎖定，否則判決為位同步環不鎖定。
6.按權利要求1所述的位同步鎖定檢測器，其特徵在於:位同步環電路具有同時輸出相位相差180度的同相控制脈衝與反相控制脈衝的位同步環數字控制振蕩器NCO電路，所述位同步環NCO電路採用累加器實現。
7.按權利要求6所述的位同步鎖定檢測器，其特徵在於:位同步環NCO電路的同相控制脈衝與反相控制脈衝的產生方法為:累加器在對相位控制字進行累加過程中產生的進位脈衝即為同相控制脈衝，對累加器的最高位進行O跳變為I的檢測即為反相控制脈衝。
8.按權利要求7所述的位同步鎖定檢測器，其特徵在於:如果位同步環沒有進入鎖定狀態，則輸入碼元與位同步環NCO電路輸出的同相控制脈衝、反相控制脈衝不存在固定的相位關係，在合適的增益係數下不滿足同相支路的運算結果大於鎖定判決門限，比較器判決為位同步環不鎖定。
9.按權利要求1所述的位同步鎖定檢測器，其特徵在於:固定點數累加器由累加器和計數器組成，累加器對輸入數據進行累加，同時計數器進行計數，當計數器的計數值達到固定點數後輸出累加器的值並清空累加器，如此循環，固定點數的取值根據仿真或調試結果進行設定，或在電路運行過程中動態配置。
10.按權利要求1所述的位同步鎖定檢測器，其特徵在於:增益調節器由乘法器組成，其增益係數可在電路運行過程中 動態配置，用於根據不同的信噪比動態調整鎖定判決門限。
【文檔編號】H03L7/18GK103812505SQ201410040561
【公開日】2014年5月21日 申請日期:2014年1月27日 優先權日:2014年1月27日
【發明者】曾富華, 莫明威 申請人:中國電子科技集團公司第十研究所