使用別名尋址的可變長度指令編碼的實現的製作方法

2023-05-02 21:11:26 3

專利名稱：使用別名尋址的可變長度指令編碼的實現的製作方法
技術領域：
本發明涉及在傳統的處理器上的可變長度指令編碼，更具體的，涉及使用使用別 名地 址空間的可變長度指令編碼以實施自動的模式切換。
背景技術：
大多數現代的嵌入式處理器使用它們的指令集的可變長度指令編碼來獲得緊湊 的代碼大小。根據現有的傳統處理器，已經研發了兩種方法。對於新設計的指令集，其中代碼大小是一項重要的設計標準，可以使用混合尺寸 編碼。在這種情況中，短和長的指令共享相同的編碼空間。結果，對於解碼和執行不同大小 的指令不需要模式切換。對於在進行代碼尺寸減小之前使用的指令集，編碼空間可能已經太擁擠以致不能 允許新的操作代碼。通常創建新的操作模式，其中處理器解碼和執行新引入的指令，而不是 從頭開始重新設計指令集。對於第二種情況，在處理器解碼和執行新指令類型之前，該處理器需要被置於新 模式。通常從傳統模式到新模式的這種模式改變是通過設置或重設在指定配置寄存器中的 模式位而獲得。該方法具有缺點。模式位必須在處理器開始解碼和執行新指令之前被置位。 傳統模式中的指令必須設置該位以切換到新模式，反之亦然。這暗示了如果傳統代碼模塊 中的任一個被重新使用，那麼它們必須被修改以執行這種模式改變。例如，當使用預編譯的 庫模塊時，這具有實際的局限性。該模式位還暗示了在代碼尺寸和用於執行添加的模式改 變指令所需的周期方面的一定開銷。另外，每次改變模式時，流水線處理器必須讓流水線在 其開始解碼來自不同模式的指令之前排空。如果模式切換頻繁的話，這可能影響性能。相應的，需要一種用於傳統處理器中的可變長度指令編碼的改進方法和裝置。

發明內容
根據本發明的第一方面，提供用於操作數字處理器的方法，該處理器包括存儲器、 程序定序器和執行單元。該方法包括在存儲器中保存代碼序列的指令；產生該代碼序列的 指令地址，響應於在第一地址空間和第二地址空間之間的指令地址的轉變，在第一操作模 式和第二操作模式之間自動切換，其中第一和第二地址空間中的地址訪問公共存儲空間； 在第一操作模式中，訪問在第一地址空間中的指令；在第二操作模式中，訪問在第二地址空 間中的指令；和執行代碼序列中被訪問的指令。第一和第二操作模式可以使用相同和不同指令長度的指令。特別是，第一操作模 式可以使用一個或多個指令長度並且第二操作模式可以使用一個或多個指令長度。在第一 和第二模式中的指令長度在任意組合中可以是相同或不同。在一些實施例中，第一模式被 配置用於執行第一指令長度的指令，第二模式被配置用於執行第一指令長度、第二指令長 度和第三指令長度的指令。根據本發明的第二方面，數字處理器裝置包括被配置成保存代碼序列的指令的存儲器，被配置成產生代碼序列的指令地址並響應於在第一地址空間和第二地址空間之間的 指令地址的轉變在第一操作模式和第二操作模式之間自動切換的程序定序器，其中第一和 第二地址空間中的地址訪問公共存儲空間；其中，在第一操作模式中，訪問在第一地址空間 中的指令；在第二操作模式中，訪問在第二地址空間中的指令；和配置用於執行代碼序列 中被訪問的指令的執行單元。



為了更好地理解本發明，參考附圖，其通過引用被合併到這裡，其中圖1是根據本發明的實施例的數字處理器裝置的示意性框圖；圖2是說明訪問公共物理存儲空間的第一地址空間和第二地址空間的示意圖；圖3是說明根據本發明的實施例的指令尋址的示意圖；圖4是說明虛擬存儲器的示意圖；圖5是說明根據本發明實施例的處理器操作的方法的流程圖；圖6是說明根據本發明實施例的指令對齊緩衝器的示意性框圖；圖7是說明根據本發明實施例的傳統模式和籤證模式(visa mode)中存儲器存取 的示意圖；圖8是說明根據本發明實施例的指令對齊的示意圖。
具體實施例方式本發明不限於在下面的描述中闡述的或在附圖中圖示說明的元件的結構和排布 的細節上的應用。本發明可以具有其它實施例且能夠以多種方式來實現或實施。而且，這 裡使用的措詞和術語是說明性的目的，不應該被認為是限制性的。「包括」、「包含」、或「具 有」、「含有」、「涉及」、及其變化詞在這裡的使用意味著包含在下文中列出的項目及其等效 物以及附加項目。在圖1中示出根據本發明的實施例的數字處理器10的示意性框圖。數字處理器 裝置10包括核處理器11和存儲器14。程序定序器12產生用於執行應用程式的指令地址 序列。程序流可以訪問順序的地址，但是典型地包括一個或多個程序結構，例如環、子程序、 跳轉和/或中斷，這產生非順序式程序流。由程序定序器12提供指令地址給地址翻譯單元 16，其將邏輯指令地址轉換成用於訪問物理存儲器的物理地址。如下面討論的，可以使用別 名地址空間來實施自動的模式切換。在一些實施例中，使用標準字地址空間和短字地址空 間以便在模式之間區分。在另一個實施例中，使用虛擬地址空間的不同虛擬頁來在模式之 間區分。物理地址被提供給存儲器14，其將指令返回到指令對齊緩衝器20。如下面討論 的，存儲器14可以每時鐘周期返回多於一個的指令，並且指令對齊緩衝器20選擇正確的指 令執行。IAB控制器22按照如下所述控制指令對齊緩衝器20。解碼器30解碼指令並提供 控制信號給用於執行當前指令的執行單元32。在圖1的實施例中，核處理器11包括程序 定序器12、地址翻譯單元16、指令對齊緩衝器20、IAB控制器22、解碼器30和執行單元32。 指令所需要的操作數被單獨訪問。如圖1所示，程序定序器12提供模式信號給IAB控制器22和解碼器30。第一操作模式和第二操作模式對應於可以由數字處理器裝置10執行的不同指令集。第一和第二 操作模式可以使用相同或不同指令長度的指令。特別的，第一操作模式可以使用一個或多 個指令長度和第二操作模式可以使用一個或多個指令長度。在第一和第二模式中的指令長 度在任意組合中可以是相同或不同。在一些實施例中，第一模式被配置用於執行第一指令 長度的指令，第二模式被配置用於執行第一指令長度、第二指令長度和第三指令長度的指 令。在這些實施例中，第二和第三指令長度短於第一指令長度。 在一些實施例中，第一模式，也被稱為「傳統」模式，對應於現有的指令集，第二模 式，也被稱為「籤證」模式，對應於新的指令集。新指令集可以包括現有的指令集的指令和 新指令。例如，新指令的至少一部分可以具有比現有的指令更短的指令長度以減小代碼大 小。解碼器30被配置用於確定每一個指令的長度和提供指令長度信號給IAB控制器 22和程序定序器12。執行單元32被配置用於提供轉移地址(branch address)給程序定 序器12。如下面討論的，所採用的分支可以觸發模式切換。在圖1的實施例中，第一模式使用48位的固定指令長度。第二模式使用可變長度 指令，包括48位指令、32位指令和16位指令。程序定序器12根據正在執行的當前指令的 地址自動切換至第一模式和第二模式並且在第一模式和第二模式之間自動切換。根據本發 明的實施例，使用別名地址以在第一模式和第二模式之間區分。在圖2中示出了說明存儲器14的別名地址的示意圖。在圖2中，物理存儲器14 具有4兆的容量，被分成兩個塊70和72，每一個塊是2兆。通過第一地址空間74或第二地 址空間76可訪問存儲器14。在該實施例中，第一地址空間74被稱為「標準字」地址空間， 第二地址空間76被稱為「短字」地址空間。在標準字尋址中，從存儲器14中的0x00020000 至0x0002AAAA和0x00030000至0x0003AAAA範圍的地址中讀取48位字。在短字尋址中， 從存儲器14中的0x00040000至0x0007FFFF範圍的地址中讀取16位字。在短字尋址中可 以從存儲器14中讀取多於1個的16位字，典型的是3個。如圖2所示，第一地址空間74 和第二地址空間76使用不同地址範圍但是訪問公共物理存儲空間。在圖2的實施例中，第一地址空間中的地址和第二地址空間中的地址訪問相同範 圍的物理存儲器地址。在另一個實施例中，第一地址空間中的地址和第二地址空間中的地 址訪問物理存儲地址的不同但有重疊的範圍。因此，第一地址空間可以大於或小於第二地 址空間。然而，第一地址空間和第二地址空間的至少一部分對應於相同的物理存儲空間。第 二地址空間有時候也被稱為關於第一地址空間的別名地址空間，反之亦然。示出根據本發明的實施例的傳統編碼和使用別名尋址的籤證編碼的示意圖被示 在圖3中。圖2的塊72被示在圖3中。用於應用程式的代碼80可以保存在物理存儲器14 的指定地址空間。代碼80包括傳統代碼段82和84的指令和籤證代碼段86和88的指令。 如圖所示，代碼段82、84、86和88佔據物理存儲器14中的不同但連續的區域。使用標準字 地址空間中的地址可訪問傳統代碼段82和84，使用短字地址空間中的地址可訪問籤證代 碼段86和88。結果，程序定序器12可根據當前指令地址是在標準字地址空間還是在短字 地址空間中，來確定操作模式。圖4示出了說明虛擬尋址的示意圖。物理地址空間100包括物理頁102、104、106 等。核處理器Iio通過訪問虛擬地址空間120來操作，該地址空間典型地大於物理地址空間100。虛擬地址空間120可以包括虛擬頁130、131、132、133、134、135、136等。當核處理 器110訪問虛擬地址空間120中的位置時，該虛擬地址通過地址翻譯單元16(圖1)被轉換 成物理地址，從而對應的物理存儲位置被訪問。在一些情況中，所要求的數據在低級存儲器 (例如磁碟存儲)中被訪問，並且被傳送到物理存儲器。在虛擬頁和物理頁之間的映射被保 持在頁表中。在該頁表被適當地配置之後，在圖4的實例中，虛擬頁131指向物理頁102，虛 擬頁133和136指向物理頁104，虛擬頁135指向物理頁106。如圖所示，兩個或多個虛擬 頁可以指向相同的物理頁。根據本發明的實施例，代碼序列的指令可以保存在物理存儲器的區域中，例如物 理頁104。 核處理器110產生代碼序列的指令地址作為虛擬地址。對應於第一操作模式的 代碼序列的虛擬地址可以在虛擬頁133中，對應於第二操作模式的代碼序列的虛擬地址可 以在虛擬頁136中。例如，在虛擬頁133中的指令可以具有相同的指令長度，在虛擬頁136 中的指令可以具有混合的指令長度。當代碼序列從虛擬頁133中的指令地址轉移到虛擬頁 136中的指令地址時，核處理器110檢查分支目標的地址空間中的變化，如果需要的話，並 且自動地從第一操作模式切換到第二操作模式。類似的，當在虛擬頁136中的代碼序列轉 移到虛擬頁133中的指令時，核處理器110檢查分支目標的地址空間中的變化(如果需要 的話)，並且自動地從第二操作模式切換到第一操作模式。在第一和第二操作模式中，由於 不同的指令長度而導致可以不同地訪問指令。圖5示出了根據本發明的實施例的操作數字處理器裝置的方法的流程圖。在步驟 200，代碼序列的指令被保存在存儲器中，例如圖1中示出的存儲器14。第一操作模式的指 令和第二操作模式的指令可以保存在物理存儲器14的連續區域中。當代碼序列被調用執 行時，在步驟202產生指令地址。明顯的是，復位時，定序器應該被初始化以在給定模式中操作。因為處理器通常被 設計成向後兼容，在該實施例中，在復位時定序器被初始化至傳統操作模式。在步驟204中，確定下一個指令地址是否表示從第一地址空間到第二地址空間的 轉變。如果下一個指令地址表示從第一地址空間到第二地址空間的轉變，則程序定序器 12(圖1)在步驟206自動地切換到第二操作模式並且前進到步驟220。如果下一個指令地 址沒有表示從第一地址空間到第二地址空間的轉變，則在步驟208確定是否該下一個指令 地址表示從第二地址空間到第一地址空間的轉變。如果該下一個指令地址表示從第二地址 空間到第一地址空間的轉變，則程序定序器12在步驟210自動地切換到第一操作模式並且 前進到步驟220。如果該下一個指令地址沒有表示從第二地址空間到第一地址空間的轉變， 則過程前進到步驟220而沒有模式切換。在地址空間之間的轉變可以由在地址空間之間轉 移的分支指令來指示。在步驟220中，程序定序器12使用適當的操作模式獲取下一個指令並且發送該指 令到執行單元用於執行。該過程然後返回到步驟202以產生下一個指令地址。在如上所述的實施例中，第一或傳統操作模式被配置用於執行固定為48位的第 一指令長度的指令，第二或籤證操作模式被配置用於執行具有可變指令長度的指令，包括 48位指令、32位指令和16位指令。存儲器14可以被組織為4列的16位字。在傳統模式 中，在每一個時鐘周期上獲取48位的指令並且將該指令提供給核處理器11用於解碼和執 行。鑑於存儲器的組織化，使用指令對齊緩衝器20來對齊保存在存儲器14的不同行中的48位的指令。因為所有指令都是48位，所以不需要指令長度信息並且在每一時鐘周期上使 程序計數器增加對應於48位的值。在籤證模式中，48位、32位和16位的指令被混合在存儲器14中，混合的指令被保 存在存儲器14的連續位置中以獲得高的代碼密度。當執行代碼序列時，事先不知道下一個 指令的指令長度。因此，參考圖1，當解碼器30部分地解碼指令時，確定指令長度並且提供 指令長度信息給IAB控制器22和程序定序器12。IAB控制器22使用該指令長度信息以便 控制將要提供給解碼器30的下一個指令的對齊。程序定序器12使用該指令長度信息以便 將該程序計數器遞增一個對應於1、2或3個16位字的值，這取決於當前指令的解碼長度。因為事先不知道下一個指令的長度，在每一個時鐘周期上從存儲器14獲取對應 於最大長度指令的多個字。在上面的例子中，在籤證模式中在每一個時鐘周期上從存儲器 14獲取3個16位的字。指令對齊緩衝器20使用來自解碼器30的指令長度信息以在每一 個時鐘周期上對齊指令。因為事先不知道下一個指令的長度，由指令對齊緩衝器20在每一 個時鐘周期上提供3個16位字給解碼器30。圖6中示出了指令對齊緩衝器20的實施例的框圖。緩衝器300具有5個16位字 的容量並且包括16位的位置310、311、312、313、和314。多路復用器320提供數據給緩衝 器300的每一個16位的位置。到緩衝器300的輸入可以來自存儲器、緩衝器300的輸出、 或者其它輸入源。一個16位的位置的輸出可以被寫入到不同的16位的位置以有效地在緩 衝器300中移動(shift)指令。在第一或傳統操作模式中，在每一個時鐘周期上從存儲器中讀取3個16位的字並 且將其提供給解碼器30。因為在傳統模式中每一個指令都是48位，所以不需要指令對齊。在第二或籤證操作模式中，在每一個時鐘周期上從存儲器中讀取3個16位的字並 且將其寫入到緩衝器300中。在任一時鐘周期上從存儲器中讀取的48位可以包含混合的 指令長度。因為事先不知道3個16位的字的內容，所以將48位提供給解碼器30。在部分 解碼之後，基於規定的指令編碼，確定指令長度。如果緩衝器300不能容納從存儲器讀取的 3個新的16位的字，則延遲獲取操作。 在圖7中示出包含用於在傳統模式操作的48位指令的存儲器塊400。在該實施例 中，存儲器塊400包括4列的16位的字。在圖7中還示出了包含用於在籤證模式操作的混 合的長度指令的存儲器塊410。在該實施例中，高、中和低位(order)的16位字在傳統和籤 證模式中不同地布置(不同的旋轉)。響應於指令長度信號，從存儲器塊410中獲取指令， 將其放置在緩衝器300中並且在該緩衝器300中移動，如圖8所示。在連續的時鐘周期上 的緩衝器300的內容被示出在圖8中。在連續的時鐘周期上執行混合長度的指令。如果該指令被解碼為48位的指令，則從緩衝器300的位置312、313和314中刪除 指令的3個16位的字。在下一個時鐘周期上從存儲器讀取的3個16位的字被寫入到緩衝 器300的高位位置312、313和314 (見圖8中的周期η和η+1)。如果指令被解碼成32位 的指令，從緩衝器300的位置313和314中刪除指令的2 個16位的字，並且在緩衝器300中的剩餘16位字向左邊移動兩個位置(見圖8中的周期 η+1 禾口 η+2) ο如果指令被解碼成16位的指令，刪除緩衝器300的高位位置314中的16位的字 並且將在緩衝器300中的剩餘16位字向左移動1個位置(見圖8的周期η+4和η+5)。因此，指令對齊緩衝器20的操作取決於當前指令的解碼的指令長度。當緩衝器300不能容納從存儲器中獲取的3個16位的字時，在任一周期上抑制或停止指令的獲取。在圖8示出了一個例子。在周期n+6，緩衝器300不能容納16位的字8H、 8M和8L (見圖7)並且抑制獲取。彙編器可以被配置成在傳統模式或籤證模式中操作。由在籤證模式中操作的彙編 器彙編的原始碼產生可以具有混合的各種長度的指令的二進位代碼。所有這些指令被放置 在存儲器14的短字地址空間中。在傳統模式中彙編的相同代碼產生具有一致長度的48位 的指令的二進位代碼。因此彙編的整個代碼被放置在存儲器14的標準字地址空間中。這 兩種類型的代碼可以被連結在一起。可執行文件包含在傳統模式中彙編的指令和在籤證模 式中彙編的指令，以對在傳統模式中產生的代碼段的分支目標是標準字地址和對在籤證模 式中產生的代碼段的分支目標是短字地址的方式解決分支目標參考。如前面提及的，在復 位中處理器被初始化至傳統模式。相應的，在傳統模式中彙編由處理器在復位事件之後立 即執行的復位ISR(中斷子程序)。兩個地址空間使能程序定序器以檢查代碼類型並且動態 地切換操作模式以在不同操作模式中正確地解碼指令。因此具有本發明的至少一個實施例的所描述的幾個方面，對於本領域的技術人員 來說很容易進行各種改變、修改和改進。這樣的改變、修改和改進被認為是本公開的一部分 並且在本發明的精神和範圍內。相應的，前面的描述和附圖僅僅是舉例。
權利要求
一種操作包括存儲器、程序定序器和執行單元的數字處理器的方法，包括在所述存儲器中保存代碼序列的指令；產生該代碼序列的指令地址；響應於在第一地址空間和第二地址空間之間的指令地址的轉變，自動地在第一操作模式和第二操作模式之間切換，其中第一和第二地址空間中的地址訪問公共存儲空間；在第一操作模式中，訪問第一地址空間中的指令；在第二操作模式中，訪問第二地址空間中的指令；和執行所述代碼序列中的被訪問的指令。
2.根據權利要求1所述的方法，其中自動地切換包括響應於從第一地址空間到第二地 址空間的指令地址的轉變，從第一模式切換到第二模式，和響應於從第二地址空間到第一 地址空間的指令地址的轉變，從第二模式切換到第一模式。
3.根據權利要求1所述的方法，其中訪問在第一地址空間中的指令包括訪問第一指令 長度的指令，且其中訪問在第二地址空間中的指令包括訪問第二指令長度的指令。
4.根據權利要求3所述的方法，其中訪問在第二地址空間中的指令還包括訪問在第二 地址空間中的第一指令長度的指令。
5.根據權利要求4所述的方法，還包括確定在第二模式中的當前指令長度並且根據當 前指令長度對齊下一個指令。
6.根據權利要求5所述的方法，其中對齊指令包括響應於當前指令長度，移動指令對 齊緩衝器中的指令。
7.根據權利要求3所述的方法，其中訪問指令還包括在每一個時鐘周期上訪問對應於 最長指令長度的多個位。
8.根據權利要求3所述的方法，其中訪問在第二地址空間中的指令還包括訪問在第二 地址空間中的第一指令長度的指令和第三指令長度的指令。
9.根據權利要求8所述的方法，其中第一指令長度大於第二和第三指令長度。
10.根據權利要求1所述的方法，其中自動地切換包括檢查分支指令的目標地址，和當分支指 令的目標地址表示在第一地址空間和第二地址空間之間的轉變時在第一和第二模式之間切換。
11.根據權利要求8所述的方法，其中訪問在第二地址空間中的指令包括訪問在存儲 器的連續位置中的混合指令長度的指令。
12.根據權利要求3所述的方法，其中訪問在第二地址空間中的指令還包括訪問在第 二地址空間中的第三指令長度的指令。
13.根據權利要求8所述的方法，其中該第一指令長度是48位，該第二指令長度是32 位和該第三指令長度是16位。
14.根據權利要求1所述的方法，其中第一地址空間是標準字地址空間和該第二地址 空間是短字地址空間。
15.根據權利要求1所述的方法，其中該第一地址空間是虛擬地址空間的第一虛擬頁 且該第二地址空間是虛擬地址空間的第二虛擬頁。
16.一種數字處理器裝置，包括被配置用於保存代碼序列的指令的存儲器；程序定序器，被配置用於產生所述代碼序列的指令地址並響應於在第一地址空間和第二地址空間之間的指令地址的轉變，自動地在第一操作模式和第二操作模式之間切換，其 中所述第一和第二地址空間中的地址訪問公共存儲空間；其中在第一操作模式中，訪問在 第一地址空間中的指令；在第二操作模式中，訪問在第二地址空間中的指令；和被配置用於執行所述代碼序列中被訪問的指令的執行單元。
17.根據權利要求16所述的數字處理器裝置，其中該程序定序器被配置用於響應於從 第一地址空間到第二地址空間的指令地址的轉變，從第一模式切換到第二模式，和響應於 從第二地址空間到第一地址空間的指令地址的轉變，從第二模式切換到第一模式。
18.根據權利要求16所述的數字處理器裝置，其中該程序定序器被配置用於訪問在第 一地址空間中的第一指令長度的指令，和訪問在第二地址空間中的第二指令長度的指令。
19.根據權利要求18所述的數字處理器裝置，其中所述程序定序器還被配置用於訪問 在第二地址空間中的第一指令長度的指令。
20.根據權利要求18所述的數字處理器裝置，其中所述程序定序器還被配置用於訪問 在第二地址空間中的第一指令長度的指令和第三指令長度的指令
21.根據權利要求20所述的數字處理器裝置，其中所述第一指令長度大於第二和第三 指令長度。
22.根據權利要求20所述的數字處理器裝置，其中該第一指令長度是48位，該第二指 令長度是32位和該第三指令長度是16位。
23.根據權利要求18所述的數字處理器裝置，其中所述程序定序器還被配置用於在每 一個時鐘周期上獲取對應於最大長度指令的多個位。
24.根據權利要求18所述的數字處理器裝置，還包括用於確定在第二模式中的當前指 令長度的解碼器，和用於響應於當前指令長度對齊下一個指令的指令對齊緩衝器。
25.根據權利要求24所述的數字處理器裝置，其中所述指令對齊緩衝器還被配置用於 響應於當前指令長度而移動指令。
26.根據權利要求16所述的數字處理器裝置，其中所述程序定序器被配置用於檢查分 支指令的目標地址，且響應於檢查到該分支指令的目標地址表示在第一地址空間和第二地 址空間之間的轉變而在第一和第二模式之間切換。
27.根據權利要求16所述的數字處理器裝置，其中第一地址空間是標準字地址空間和 該第二地址空間是短字地址空間。
28.根據權利要求16所述的數字處理器裝置，其中該第一地址空間是虛擬地址空間的 第一虛擬頁且該第二地址空間是虛擬地址空間的第二虛擬頁。
29.一種操作包括存儲器、程序定序器和執行單元的數字處理器的方法，包括在所述存儲器中保存代碼序列的指令；產生代碼序列的指令地址；響應於在第一地址空間和第二地址空間之間的轉移，自動地在第一操作模式和第二操 作模式之間切換，其中第一和第二地址空間中的地址訪問公共存儲空間；在第一操作模式中，訪問第一地址空間中的第一指令長度的指令；在第二操作模式中，訪問第二地址空間中的第一指令長度、第二指令長度和第三指令 長度的指令；和執行所述代碼序列中被訪問的指令。
全文摘要
一種操作使用別名地址空間來實施在傳統處理器上的可變長度指令編碼的數字處理器和方法。該方法包括在所述存儲器中保存代碼序列的指令；產生代碼序列的指令地址；響應於在第一地址空間和第二地址空間之間的指令地址的轉變，自動地在第一操作模式和第二操作模式之間切換，其中第一和第二地址空間中的地址訪問公共存儲空間；在第一操作模式中，訪問第一地址空間中的指令；在第二操作模式中，訪問第二地址空間中的指令；執行所述代碼序列中被訪問的指令。在第一和第二操作模式中可以使用不同指令長度的指令。
文檔編號G06F9/38GK101849222SQ200880110576
公開日2010年9月29日 申請日期2008年7月17日 優先權日2007年8月8日
發明者A·吉裡, R·納迪戈 申請人:模擬設備股份有限公司