抗幹擾的電容檢測裝置及方法
2023-09-16 14:36:25 1
專利名稱：抗幹擾的電容檢測裝置及方法
技術領域：
本發明涉及一種電容檢測裝置及方法，特別是一種抗幹擾的電容檢測裝置及方法。
現有技術 電容式觸控技術是通過檢測人體接觸電子界面所產生的電容變化來判斷使用者的操作，其應用範圍包括觸控面板、觸控開關、薄膜開關等。因此，對電容式觸控技術而言，準確地檢測電容的變化是關鍵技術之一。 除了人體接觸電子界面所產生的電容變化外，環境中的電磁幹擾也可能使觸控裝置的電容產生不同程度的變化。舉例來說，參照圖l，在沒有電磁幹擾的情況下，設定觸控裝置中的電容經充電預定時間T之後，電壓會從參考低電壓上升至參考高電壓VMf—H。如果電磁幹擾產生電荷增加的影響，如圖1的長虛線所示，觸控裝置中的電容經充電預定時間T之後，電壓為參考高電壓V^—H加上電磁幹擾所產生的電壓差AV。反之，如果電磁幹擾產生電荷減少的影響，如圖1的短虛線所示，觸控裝置中的電容經充電預定時間T之後，電壓則為參考高電壓V^—H減去電磁幹擾所產生的電壓差AV。 如前所述，在沒有人體接觸的情況下，觸控裝置可能因電磁場或其它因素的幹擾產生電壓偏移而發生誤響應。如圖l所示，為了避免誤響應的發生，現有的解決方法是設定上限電壓和下限電壓Vm，當電容充電後的電壓在上限電壓和下限電壓Vm之間，即加以忽略而不處理。然而，上述解決方案僅是設定允許幹擾的範圍，並無法排除幹擾的影響，並且實現上述解決方案的設計較為複雜。 綜上所述，如何避免環境中的或電子裝置本身的電磁等幹擾，並且能夠以簡便的方法準確地檢測出電容的變化，是目前極需努力的目標。
發明內容
針對上述問題，本發明目的之一為提供一種抗幹擾的電容檢測裝置及方法，其是對兩個相同電容值的電容同時進行充電和放電，並將分別測量的上述兩個電容的測量值相加，以抵消電磁等幹擾對上述兩個電容的影響。 為了達到上述目的，本發明實施例的抗幹擾的電容檢測裝置包括第一電容、第一充/放電電路、第二電容、第二充/放電電路以及檢測電路。第二電容的電容值與第一電容的電容值相等。第一充/放電電路電性連接於第一電容，用來對第一電容進行充電/放電。第二充/放電電路電性連接於第二電容，用來對第二電容進行充電/放電，其中，在同一時間周期，第一電容與第二電容進行相反的充電/放電操作。檢測電路則與第一電容以及第二電容電性連接，用來分別測量第一電容和第二電容以得到測量值，並累加該測量值。
為了達到上述目的，本發明另一實施例的抗幹擾的電容檢測方法包括在同一時間周期，對第一電容和第二電容分別進行相反的充電/放電操作；分別測量第一電容和第二電容以得到測量值；以及累加第一電容和第二電容的測量值。
以下通過具體實施例結合附圖詳加說明，可以更容易了解本發明的目的、技術內容、特點及其所達到的功效。
圖1為顯示幹擾對電容檢測的影響的示意圖。 圖2為本發明優選實施例的抗幹擾的電容檢測裝置的方框圖。 圖3a和圖3b為顯示本發明優選實施例中的電容在充/放電過程的電勢變化的示意圖。 圖4a和圖4b為顯示本發明另一優選實施例中的電容在充/放電過程的電勢變化的示意圖。 主要組件符號說明
1抗幹擾的電容檢 測裝置
11第一充/放電電路
12第二充/放電電路
13檢測電路
Cl第一電容
C2第二電容
vDL下限電壓
Vref-H參考高電壓
Vref—L參考低電壓
vUL上限電壓
AT時間差
AV電壓差
具體實施例方式
參照圖2，本發明的優選實施例的抗幹擾的電容檢測裝置1包括第一電容C1、第一充/放電電路ll、第二電容C2、第二充/放電電路12以及檢測電路13。第一充/放電電路ll與第一電容C1電性連接，其用來對第一電容C1進行充電以及放電。第二充/放電電路12與第二電容C2電性連接，其用來對第二電容C2進行充電以及放電。其中，第一 電容
4CI與第二電容C2具有相同的電容值，並且第一電容CI與第二電容C2在同一時間周期，分 別進行相反的充電/放電操作。舉例來說，在一時間周期中，第一電容Cl進行充電，而第二 電容C2進行放電。進入下一個時間周期時，第一電容C1即進行放電，而第二電容C2則進 行充電，如此反覆循環。 承上所述，檢測電路13與第一電容C1以及第二電容C2電性連接，用來分別測量 第一電容C1和第二電容C2的變化以得到測量值。檢測電路13累加測量值輸出，以供後續 控制器等電子組件應用。 參照圖3a以及圖3b，在實施例中，前述的測量值可為經一時間周期分別測量第 一電容C1以及第二電容C2所得到的電壓。假設在沒有電磁等幹擾的情況下，在時間周 期T的充電過程中，第一 電容Cl從參考低電壓上升至參考高電壓Vref—H，電勢差為 (Vref—H_Vref—J ，如圖3a中的實線所示。反之，在同一時間周期T的放電，第二電容C2則從參 考高電壓VMf—H下降至參考低電壓Vrrf《，電勢差也為(Vref—H_Vref—J ，如圖3b中的實線所示。
在因為幹擾而形成電荷增加的情況下，經時間周期T的充電，第一電容Cl則從
參考低電壓Vrew上升至參考高電壓Vref—H加上電磁幹擾所產生的電壓差AV，電勢差為
(Vrrf-H-Vref-JAV)，如圖3a中的長虛線所示。在同一時間周期T的放電過程中，第二電容C2 則從參考高電壓Lf—H下降至參考低電壓V^《加上電磁幹擾所產生的電壓差A V，電勢差則 為(Vref—H_Vref—f AV)。因此，將第一電容C1與第二電容C2測得的測量值相加即可得到未受 幹擾的默認值，即電勢差為2 (VMf—H_U 。 同理，因為幹擾而形成電荷減少的情況下，在時間周期T的充電過程中，第一電容 Cl則從參考低電壓Vref《上升至參考高電壓Vref—H減去電磁幹擾所產生的電壓差A V，電勢 差為(Vref—H_Vref—f AV)，如圖3a中的短虛線所示。在同一時間周期T的放電過程中，第二電 容C2則從參考高電壓VMf—H下降至參考低電壓Vr^減去電磁幹擾所產生的電壓差AV，電 勢差則為(VMf—H_Vref—JAV)。因此，將第一電容C1與第二電容C2測得的測量值相加仍得到 未受幹擾的默認值，即電勢差為2 (VMf—H_U 。 請參照圖4a以及圖4b，在另一實施例中，前述的測量值可測量第一電容Cl和第二 電容C2充電及放電至預定電壓所需的時間。在沒有電磁等幹擾的情況下，第一電容C1從 參考低電壓Vrew充電使電壓上升至參考高電壓Vref—H所需的時間為T，如圖4a中的實線所 示。反之，第二電容C2則從參考高電壓VMf—H放電使電壓下降至參考低電壓Vref《所需的時 間也為T，如圖4b中的實線所示。將第一電容Cl的測量值與第二電容C2的測量值相加即 得到2T。 在因為幹擾而形成電荷增加的情況下，第一電容Cl從參考低電壓充電使電 壓上升至參考高電壓V^—H所需的時間即縮短為(T-AT)，如圖4a中的長虛線所示。反之，
第二電容C2從參考高電壓VMf—H放電使電壓下降至參考低電壓所需的時間則增加為
(T+ A T)，如圖4b中的長虛線所示。將第一 電容Cl的測量值與第二電容C2的測量值相加 也得到2T。 在因為幹擾而形成電荷減少的情況下，第一電容Cl從參考低電壓充電使電 壓上升至參考高電壓V^—H所需的時間即增長為(T+AT)，如圖4a中的短虛線所示。反之，
第二電容C2從參考高電壓VMf—H放電使電壓下降至參考低電壓Vr^所需的時間即縮短為
(T-AT)，如圖4b中的短虛線所示。將第一電容C1的測量值與第二電容C2的測量值相加
5仍得到2T。 由前述可知，由於幹擾同時影響第一電容C1和第二電容C2，因此，本發明的電容 檢測裝置1可排除幹擾所產生的影響，使測量值維持在一定值。在實施例中，本發明的電容 檢測裝置1可應用於觸控面板、觸控開關、薄膜開關或以上的組合的觸控電子裝置。
本發明還公開了一種抗幹擾的電容檢測方法，其步驟包括在同一時間周期內，對 第一電容Cl和第二電容C2分別進行相反的充電/放電操作；分別測量第一電容C1和第二 電容C2以得到測量值；並且累加第一電容C1和第二電容C2的測量值，以供後續控制器等 電子組件應用。優選地，重複上述步驟即可實時檢測電容的變化。 綜合上述，本發明的抗幹擾的電容檢測裝置及方法，其是對兩個相同電容值的電
容同時進行充電以及放電。由於電磁等幹擾同時影響上述兩個電容，因此將分別測量自上
述兩個電容的測量值相加，即可抵消電磁等幹擾對上述兩個電容的影響。 以上所述的實施例僅是為說明本發明的技術思想及特點，其目的在使本領域技術
人員能夠了解本發明的內容並據以實施，但不能以此限定本發明，即凡是依據本發明所公
開的精神所作的等效變化或修飾，仍應涵蓋在本發明的範圍內。
權利要求
一種抗幹擾的電容檢測裝置，包括一第一電容；一第一充/放電電路，其電性連接於所述第一電容，用來對所述第一電容進行充電/放電；一第二電容，其電容值與所述第一電容的電容值相等；一第二充/放電電路，其電性連接於所述第二電容，用來對所述第二電容進行充電/放電，其中，在同一時間周期內，所述第一電容與所述第二電容進行相反的充電/放電操作；以及一檢測電路，其與所述第一電容和所述第二電容電性連接，用來分別測量所述第一電容和所述第二電容以得到測量值，並累加所述測量值。
2. 如權利要求1所述的抗幹擾的電容檢測裝置，其中所述測量值為經一時間周期測量所述第一 電容和所述第二電容的電壓。
3. 如權利要求1所述的抗幹擾的電容檢測裝置，其中所述測量值為測量所述第一電容和所述第二電容至預定電壓所需的充/放電時間。
4. 如權利要求1所述的抗幹擾的電容檢測裝置，其應用於一觸控面板、觸控開關、薄膜開關或以上的組合。
5. —種抗幹擾的電容檢測方法，包括在同一時間周期內，對一第一電容和一第二電容分別進行相反的充電/放電操作；分別測量所述第一電容和所述第二電容以得到測量值；並且累加所述第一電容和所述第二電容的所述測量值。
6. 如權利要求5所述的抗幹擾的電容檢測方法，還包括重複充電/放電步驟、測量步驟以及累加步驟。
7. 如權利要求5所述的抗幹擾的電容檢測方法，其中所述測量值為經一預定時間測量所述第一 電容和所述第二電容的電壓。
8. 如權利要求5所述的抗幹擾的電容檢測方法，其中所述測量值為測量所述第一電容和所述第二電容至預定電壓所需的充/放電時間。
9. 如權利要求5所述的抗幹擾的電容檢測方法，其應用於一觸控面板、觸控開關、薄膜開關或以上的組合。
全文摘要
一種抗幹擾的電容檢測裝置，包括第一電容、第一充/放電電路、第二電容、第二充/放電電路以及檢測電路。第二電容的電容值與第一電容的電容值相等。第一充/放電電路以及第二充/放電電路分別對第一電容和及第二電容進行充電/放電，其中，在同一時間周期，第一電容和第二電容進行相反的充電/放電操作。檢測電路分別測量第一電容和第二電容以得到測量值，並累加該測量值。由於電磁等幹擾同時影響第一電容和第二電容，因此將第一電容和第二電容的測量值相加，即可抵消幹擾影響。
文檔編號H03K17/975GK101738542SQ20081017366
公開日2010年6月16日 申請日期2008年11月5日 優先權日2008年11月5日
發明者馮連興 申請人:笙泉科技股份有限公司