晶片中模擬開關控制電路的製作方法
2023-09-10 09:08:55 2
專利名稱：晶片中模擬開關控制電路的製作方法
技術領域：
本實用新型涉及一種晶片，尤其涉及該晶片中開關控制電路。
背景技術：
由圖1可見現有技術中CMOS開關由兩部分組成，NMOS管Nl和 PMOS管Pl， NMOS的開關是由柵極2的電壓高低決定。工作中NMOS 管Nl柵極2拉到高電平VDD，NMOS管Nl打開，柵極2拉到低電平GND， NMOS關斷，PMOS管Pl的柵極5拉到低電平GND， PMOS管Pl打開， 柵極5拉到高電平VDD， PMOS管關斷。
由於採用P —襯底的CMOS工藝，所以NMOS管的襯底為P — 4始終 接地GND而PMOS管的襯底6是N阱，它的電壓是浮動的.目前普遍的設 計是接VDD或接它的源3端；如果接了它的源端，PMOS管的開啟電壓 VTP會降低，相應的PMOS管的導道電阻會變小，這對開關導通是有利的； 可是這樣連接也帶來一個問題.開關在關斷時(5接VDD)由於1.3端電壓 的不確定，就有可能造成1端比3端電壓高，這樣的結果是1端到N阱6 端的二極體就會導通形成通路，開關就無法關斷；如果將6端接到1端， 也會有同樣的情況發生。另外一種線路結構就是將N阱6接VDD (圖2)， 這樣在關斷時就不會出現以上的漏電現象。但這樣可能直接會產生另一個 不好的效果當開關導通時(5接GND)，由於N阱6接VDD， 1腳和3 腳的電壓會從GND變化到VDD，這樣就會使PMOS管的開啟電壓VTP由 於襯底效應而增大，從而使PMOS管的導通電阻變大，且導通電阻變化範 圍也變大，從而影響電阻的平坦度。
發明內容
本實用新型需要解決的技術問題是提供了一種晶片中模擬開關控制電 路，旨在解決上述問題；
為了解決上述技術問題，本實用新型是通過以下技術方案實現的
本實用新型包括第一 NMOS管、第一 PMOS管；還包括第二 PMOS 管、第三PMOS管、第四PMOS管；所述的第二 PMOS管和第三PMOS 管的柵極與第一PMOS管的柵極相接，所述的第二 PMOS管和第三PMOS 管的源極和襯底相連，並與第一 PMOS管的襯底和第四PMOS管的漏極相 接；第二 PMOS管和第三PMOS管的漏極分別和第一 PMOS管的源極和漏 極相連；第四PMOS管的源極與VDD相接。
與現有技術相比，本實用新型的有益效果是使開關關斷後的漏電路 減低到了最小，使開關打開後的導通電阻最小，電阻的平坦度最好。
圖1是現有模擬開關一種線路示意圖； 圖2是現有模擬開關另一種線路示意圖； 圖3是本實用新型的線路示意圖；具體實施方式
以下結合附圖與具體實施方式
對本實用新型作進一步詳細描述 由圖3可見本實用新型包括第一NMOS管、第一PMOS管；還包
括第二 PMOS管、第三PMOS管、第四PMOS管；所述的第二 PMOS 管和第三PMOS管的柵極與第一 PMOS管的柵極相接，所述的第二 PMOS 管和第三PMOS管的源極和襯底相連，並與第一 PMOS管的襯底和第四 PMOS管的漏極相接；第二 PMOS管和第三PMOS管的漏極分別和第一 PMOS管的源極和漏極相連；第四PMOS管的源極與VDD相接。
本實用新型在PMOS管Pl的襯底6和PMOS的源、漏(1.3)間增加
了兩個PMOS管(P2.P3).同時將襯底和VDD間通過另外一個PMOS管 P4連在一起。
本實用新型的工作原理當PMOS管Pl打開時即柵極5接低電壓GND 時.同時P2和P3也打開.這樣P1的襯底和P1的源、漏(1.3)連在一起.從 而消除了襯底效應.使導通電阻減小，並提高了導通電阻的平坦度，當開關 關斷時，即PMOS管Pl的柵極5接高電平VDD時，Pl、 P2、 P3都關斷， 同時P4打開，這樣Pl的N阱襯底通過P4被拉到VDD，這樣當1.3腳的 電壓在GND到VDD間變化時，Pl的襯底始終接高電壓VDD，這樣就避 免了 PMOS管Pl襯底的漏電流，使開關關斷後的漏電路減低到了最小。
權利要求1.一種晶片中模擬開關控制電路，包括第一NMOS管、第一PMOS管；還包括第二PMOS管、第三PMOS管、第四PMOS管；其特徵在於所述的第二PMOS管和第三PMOS管的柵極與第一PMOS管的柵極相接，所述的第二PMOS管和第三PMOS管的源極和襯底相連，並與第一PMOS管的襯底和第四PMOS管的漏極相接；第二PMOS管和第三PMOS管的漏極分別和第一PMOS管的源極和漏極相連；第四PMOS管的源極與VDD相接。
專利摘要本實用新型涉及一種晶片中模擬開關控制電路，包括第一NMOS管、第一PMOS管；還包括第二PMOS管、第三PMOS管、第四PMOS管；所述的第二PMOS管和第三PMOS管的柵極與第一PMOS管的柵極相接，所述的第二PMOS管和第三PMOS管的源極和襯底相連，並與第一PMOS管的襯底和第四PMOS管的漏極相接；第二PMOS管和第三PMOS管的漏極分別和第一PMOS管的源極和漏極相連；第四PMOS管的源極與VDD相接。與現有技術相比，本實用新型的有益效果是使開關關斷後的漏電路減低到了最小，使開關打開後的導通電阻最小，電阻的平坦度最好。
文檔編號H03K17/687GK201185410SQ200820056450
公開日2009年1月21日 申請日期2008年3月21日 優先權日2008年3月21日
發明者戴忠偉 申請人:廣芯電子技術(上海)有限公司