用於數字無線對講機系統中對調頻信號進行數字式解調的系統和方法

2023-10-05 12:42:44 2

專利名稱：：用於數字無線對講機系統中對調頻信號進行數字式解調的系統和方法
技術領域：
：本發明涉及數字無線對講機技術，更具體地說，涉及一種用於數字無線對講機系統中對調頻信號進行數字式解調的系統和方法。
背景技術：
：DMR(DigitalMobileRadio,即數字移動對講機)標準是歐洲通信標準協會最新推出的一種數字集群標準。在DMR標準以數字無線系統為主，但其中也明確要求能兼容現有的模擬無線系統。因此，對於目前通用的FM(調頻)模擬調製解調模式，如何將其在基於DMR的數字平臺上實現，將是DMR系統產品化必須攻克的一個技術難關。目前的數字移動對講機中，通常採用FPGA(現場可編程邏輯門陣列晶片)來實現各功能模塊，但現有技術中還沒有基於FPGA硬體平臺實現模擬FM解調的方案。
發明內容針對現有技術的上述缺陷，本發明要解決如何在數字移動對講機系統中兼容模擬FM解調的問題，並在基於FPGA硬體平臺實現模擬FM解調。本發明解決其技術問題所採用的技術方案是:提供一種用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其中包括用於對輸入的模擬調頻信號進行採樣、並輸出待解調數據的數據採樣模塊；用於對所述待解調數據進行載波去除處理、以輸出IQ兩路去載波信號的載波去除模塊；用於對所述IQ兩路去載波信號進行解析處理、以還原出被調製信號的基帶解析模塊；以及，用於對所述基帶解析模塊所輸出的信號進行低通濾波處理、以輸出解調結果信號的低通濾波模塊。本發明的所述數據採樣模塊中包括用於將模擬調頻信號轉換為n位數位訊號的模數轉換模塊，以及閈於將所述n位連續型二進位數據轉換為n位補碼二進位數據、從而得出待解調數據的數字轉換模塊，所述n為大於或等於8、且小於或等於16的整數；本發明的所述載波去除模塊中包括用於產生IQ兩路載波信號的載波產生模塊，用於將待解調數據與I路載波信號相乘的I路乘法器，用於將待解調數據與Q路載波信號相乘的Q路乘法器，用於對所述I路乘法器和Q路乘法器的輸出進行線性變換處理的線性變換模塊，以及用於對所述線性變換模塊的輸出進行低通濾波處理以輸出IQ兩路去載波信號的低通濾波器；本發明的所述基帶解析模塊中包括用於對所述IQ兩路去載波信號進行反正切運算以求出其對應相位值的反正切運算模塊，以及用於對所述相位值進行微分運算以還原出被調製信號的微分運算模塊。本發明中，還包括用於向所述載波去除模塊、基帶解析模塊、以及低通濾波模塊輸出系統時鐘信號和採樣使能時鐘信號，並向所述數據採樣模塊輸出釆樣時鐘信號的時鐘模塊。本發明的系統中，所述時鐘模塊、載波去除模塊、基帶解析模塊、以及低通濾波模塊是由一片現場可編程邏輯門陣列晶片來實現的。另外，本發明還提供一種用於數字無線對講機系統中對調頻信號進行數字式解調的方法，其中包括以下步驟(51)、對輸入的FM模擬信號進行採樣、並輸出待解調數據；(52)、對所述待解調數據進行載波去除處理、以輸出IQ兩路去載波信號；(53)、對所述IQ兩路去載波信號進行解析處理、以還原出被調製信號；(54)、對所述基帶解析模塊所輸出的信號進行低通濾波處理、以輸出解調結果信號的低通濾波模塊。本發明所述方法的步驟(S1)中包括(Sll)、先將模擬調頻信號轉換為n位數位訊號，同樣，所述n為大於或等於8、且小於或等於16的整數；(S12)、將這n位連續型二進位數據轉換為n位補碼二進位數據，從而得出待解調數據。本發明所述方法的步驟(S2)中，先產生與所述待解調數據具有相同載波頻率的IQ兩路載波信號，然後將所述待解調數據分別與所述IQ兩路載波信號相乘，再對IQ兩路相乘的輸出進行線性變換處理，再線性變換處理後的輸出進行低通濾波處理，以輸出IQ兩路去載波信號。本發明所述方法的步驟(S3)中，先對所述IQ兩路去載波信號進行反正切運算以求出其對應相位值，再對所述相位值進行微分運算以還原出被調製信號。本發明所述的方法中，所述步驟(S2)、步驟(S3)、以及(S4)可由一個現場可編程邏輯門陣列晶片來實現的，並受相同的系統時鐘信號和採樣使能時鐘信號所控制；所述步驟(S1)受該現場可編程邏輯門陣列晶片發出的採樣時鐘信號所控制。由上述技術方案可知，本發明在數字移動對講機系統中，實現了對模擬FM解調的兼容，實現了對模擬信號的數位化處理，從而可達到增強信號的抗幹擾能力等目的。更重要的是，本發明基於FPGA硬體平臺來實現FM解調功能，完成了DMR系統開發的一個重要環節。下面將結合附圖及實施例對本發明作進一步說明，附圖中圖1是本發明中對調頻信號進行數字式解調的流程圖2是本發明中對調頻信號進行數字式解調的原理框圖3是圖2中所示時鐘模塊的管腳設計圖4是圖2中所示數據採樣模塊的管腳設計圖5是圖2中所示載波去除模塊的原理框圖6是圖2中所示載波去除模塊的管腳設計圖7是圖2中所示基帶解析模塊的管腳設計圖8是圖2中所示低通濾波模塊的管腳設計圖9是由FPGA實現的各個模塊之間的連接關係圖IO是本發明一個實施例中的被調製信號的波形圖11是圖10中所示被調製、再被本發明的系統所解調之後的還原信號的波形圖。具體實施例方式本發明的解調過程如圖l所示，其中，首先對模擬輸入進入數據採樣，得，它可被展開成兩個三角在解調過程中，首先就是到待解調信號，其代表式是&m=AcosftV+jit,mWA函數乘積形式的差值；從輸入信號的^構可°以看出，去掉載波信號(基於wj);接著釆用arctan(反正切)算法分別對濾除載波之後的I、Q兩路有用信號求得幅角，即對sin[p,mW刮和cos[j)t,m(O刮進行解析，得到積分格式的被調信號；然後採用微分il算得到被調信^m(t);最後對解析輸出的被調信號m(t)進行低通濾波處理，得到還原的信號。如圖2所示為實現上述算法的原理框圖，本發明是在FPGA(FieldProgmmmingGateArmy,即現場可編程邏輯門陣列)數字平臺上具體實現上述方案的。為了保證通信系統的嚴格實時性，本發明基於時鐘控制來實現FM解調數位化。圖2中的細箭頭線代表時鐘信號，粗箭頭線代表被處理信號。(1)、時鐘模塊201綜合其他功能模塊的需求，同時充分考慮與其他功能模塊的兼容與復用，例如可採用6144KHz作為系統工作時鐘，614.4KHz作為採樣時鐘，153.6KHz作為中頻載波頻率。以上頻率中，614.4KHz的採樣時鐘可由使能時鐘生成，該部分電路主要由DCM(DigitalClockManager,即數字時鐘管理器)組成。(2)、數據採樣模塊202其作用是採集外部輸入的待解調數據，由於外部輸入為模擬信號，所以該部分模塊以AD(AnalogtoDigital,即模擬到數字)轉換為主要組成，採用n位精度的AD轉換、614.4KHz的採樣頻率來接收外部輸入的模擬信號，然後送給內部進行解調，這裡的n通常為大於或等於8、且小於或等於16的整數，本實施例中取12，當n取值為8、16、或其他值時，本系統中的相應模塊應作適應性調整。(3)、載波去除模塊203對於帶有中頻載波的待解調信號，進入解調電路的第一步處理就是要求去除載波信號。實現過程中，首先將SpM分別乘以I、Q兩路的中頻載波，然後經過一個低通濾波器濾去中頻信號，即可得到帶有有用成分的I、Q兩路基帶信號，其中低通濾波的截止頻率釆用話音上限4KHz。(4)、基帶解析模塊204去除載波之後得到I、Q兩路基帶信號，類似於sina和cosa的模式，通過反正切算法可以得到幅角a;實際處理中a是帶有m(t)的積分成分的，經過微分運算，即可得到被調製信號m(t)。(5)、低通濾波模塊205其作用是通過數字濾波器濾除雜散的幹擾信號，同時也起著抗混疊濾波的作用，得到連續平滑的還原信號。下面將詳細介紹各部分的具體實施方式，在整個實現過程中，基於輸入模擬信號為m(t):sin(200"t)+2sin(600"t)、載波頻率為153.6KHz、採樣時鐘為4倍採樣時鐘頻率，來驗證整個設計流程。一、時鐘模塊。圖2中的時鐘模塊201是整個系統工作的基準，後面的各個模塊都要使用到其輸出的時鐘信號。其管腳設計如圖3所示，各管腳的功能參見表一所示。表一.時鐘模塊的引腳標識tableseeoriginaldocumentpage9本時鐘模塊中，因中頻載波頻率為153.6KHz，所以可採用兩個DCM的IPcore(IntellectualPropertycore,即智慧財產權核)實現從75MHz的時鐘源到153.6腿z的基準信號時鐘的變換，然後由153.6MHz計數分頻得到6144KHz、614.4KHz等各種時鐘信號。對實際電路的輸出結果用頻率計進行測試，614.4KHz測試信號的頻率值為614.4012KHz，出現誤差的原因由兩方面引起一是晶體振蕩器的75MHz信號存在誤差，測試結果為74.999MHz，二是DCM頻率轉換存在誤差；輸出結果的誤差精確到小數點後三位，可以滿足系統的要求。二、數據採樣模塊圖2中的數據採樣模塊202的管腳設計如圖4所示，其功能是通過AD轉換模塊，將模擬射頻信號轉換為數位訊號，以輸入到由FPGA實現的後續模塊進行處理。本實施例中，AD轉換模塊採用TI公司的型號為TIADS807的器件(對應於圖4中左側的模塊)，它將無線接收電路接收到的模擬射頻信號轉換為12位的數字量，同時，前述時鐘模塊還向AD轉換模塊提供採樣時鐘及其他控制信號。在AD轉換模塊的輸入端，還包括對模擬射頻信號進行處理的電路，例如輸入級、濾波級、微分運放級等處理電路，由於已是成熟的現有技術，所以不再詳細描述。本實施例中，對模擬輸入的要求是，直流分量為5V以下，交流成分的峰一峰值為IV，從而可將該模擬輸入轉換為最小從12個0到最大12個1的數字量，再提供給後續處理模塊。圖4左側是AD轉換模塊，右側是FPGA內部的數字量轉換模塊，後者的作用是將連續型二進位數據轉換為補碼二進位數據。數據採樣時，從、(Lin'埠輸入模擬信號，經過AD轉換模塊中的AD器件轉換為12位的數位訊號，然後經內部數字轉換模塊轉換為12位的二進位補碼格式，從而完成模擬輸入到FPGA中的數位訊號的轉換。圖4中的(ad—data—in(i:hO)'，表示這是一個數據寬度為12位的數據總線，其最高位是ad—data—in[11]，最低位是ad—data—in。表二、數據釆樣模塊引腳標識tableseeoriginaldocumentpage10tableseeoriginaldocumentpage11三、載波去除模塊通過上述數據採樣模塊處理後，輸出的是待解調數據，也就是源信號m(t)的被調製後的結果，其中帶有載波信息，信號格式為^=Acos如圖5所示，為了去除載波，由載波產生模塊501生成兩路載波信號，即sin(化f)和cos(^v);然後，通過IQ兩個乘法器502、503，將待解調信號SpM分別乘以這兩路(即I、Q兩路)載波，再使用濾波器(未在圖5中畫出)濾除高頻載波，即得到對應的^cos[^,附(0刮和一Asin[j"/t,m(f)A]信號。2o20然後，通過線性變換模塊504對兩路信號進行簡單的線性算術變換處理，可得到關於jfc,m(^的IQ兩路信號。本發明中的IQ兩路，I是指In—phase(同0相相位)；Q是指Quadrature—phase(正交相位)。從圖5中可以看出，IQ兩路信號中的幅值常數A和積分符號中的h以及Q路信號的相位反向，都將在線性變換中處理。所以，對I路信號的輸出結果4cos[j、一0&]，線性變換中2o對該式乘以^得到cos[h,m(f)刮項；對於Q路信號的輸出結果一4siii[j"fc,m(f)剎，線性變換中對該式乘以一4得到sin[j、m(f)刮項；也就是說，此處的線性變換相當於兩次乘法操作和一次正負反向，該處理過程對兩路信號的波形沒有影響，只是改變幅值大小而已。當前模塊為簡化處理過程，假設A=l，kf=l，則線性變換可以簡化為一次反向操作。如果進行了乘法操作，則需要使用低通濾波器505來濾除乘法操作所引入的高頻成分，以保留低頻有效的IQ兩路處理輸出結果，圖2中所示的低通濾波模塊205用於實現輸出波形平滑整形，其作用與本圖的低通濾波器505是不同的。載波去除模塊204的管腳設計如圖6所示，管腳標識如下表一所示。表三、去除載波模塊的管腳定義tableseeoriginaldocumentpage12四、基帶解析模塊通過上面步驟可以得到對應IQ兩路信號，即sin[j"^m(f)刮和cos[j^,m(0刮。而解調需要的是IQ兩路信號所對應的相位值，所以°必須將上述過禾1中得到的IQ兩路信號進行arctan的反正切運算，從而得到對應相位值。完成反正切變換的主要模塊是C0RDIC(cordic-coordinaterotationdigitalcomputer,即坐標旋轉數字計算機)的IPcore，其輸入為25位精度的IQ兩路信號，經過C0RDIC轉換，得到12位精度有符號的相位輸出，其實質是對輸入的兩路正/餘弦信號sin—out/cos—out進行運算得到對應幅角的正切值，然後根據正切值通過查找事先設置的表格，找到對應的相位角度，即相當於求出°然後，對上述相位輸出值進行微分運算，即得到m(t)，相對於FPGA而言，微分運算是比較簡單的，只需要將本次樣點相位值減去上次的樣點相位值，就是對應的微分輸出，因為d(phase)/dt=Aphase/△t=(phase2—phasel)/(t2-tl)，因為t2-tl就是一個周期的時間單位，即等於l，所以上述計算相當於用當前的相位值(幅角)減去上一次的相位值，整個微分運算就是相鄰相位值的減法運算，同理，在FPGA中的積分就是相鄰相位值的累加。表四.微分模塊的引腳標識tableseeoriginaldocumentpage13tableseeoriginaldocumentpage14將本實施例中的前述各個模塊連接起來，可得到圖9所示的總體電路圖，其中省去了圖4中所示的AD轉換模塊，本實施中，這幾個模塊都被集成在同一個FPGA中。具體實施時，各個模塊單元也可以是獨立的電路或晶片，也可將部分或全部模塊集成在一起，形成專用晶片。本實施例中，在調頻信號與高斯白噪聲之間的信噪比為10dB的情況下，假設輸入模擬信號為m(t)=sin(2007rt)+2sin(600"t)時，共波形如圖3所示，當採樣頻率為614.4KHz時，經解調後的輸出結果如圖4所示。從圖中可以看出，兩種波形之間存在延時差別，但不會影響通話質量。可見，本實施例中的用於數字無線對講機系統中對調頻信號進行數字式解調的具有良好的信號還原性。本發明主要適用於歐洲電信標準協會制定的DMR業無線通信標準領域，應用於DMR通信系統物理層調製解調處理，也可進一步擴展到所有FSK(Fr叫uencyShiftKeyword,即頻移鍵控)調製方式的通信產品領域。權利要求1、一種用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其特徵在於，包括用於對輸入的模擬調頻信號進行採樣、並輸出待解調數據的數據採樣模塊(202)；用於對所述待解調數據進行載波去除處理、以輸出IQ兩路去載波信號的載波去除模塊(203)；用於對所述IQ兩路去載波信號進行解析處理、以還原出被調製信號的基帶解析模塊(204)；以及，用於對所述基帶解析模塊所輸出的信號進行低通濾波處理、以輸出解調結果信號的低通濾波模塊(205)。2、根據權利要求1所述的用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其特徵在於，所述數據採樣模塊中包括:用於將模擬調頻信號轉換為n位數位訊號的模數轉換模塊，以及用於將所述n位連續型二進位數據轉換為n位補碼二進位數據、從而得出待解調數據的數字轉換模塊，所述n為大於或等於8、且小於或等於16的整數；所述載波去除模塊中包括用於產生IQ兩路載波信號的載波產生模塊(501)，用於將待解調數據與I路載波信號相乘的I路乘法器(502)，用於將待解調數據與Q路載波信號相乘的Q路乘法器(503)，用於對所述I路乘法器和Q路乘法器的輸出進行線性變換處理的線性變換模塊(504)，以及用於對所述線性變換模塊的輸出進行低通濾波處理以輸出IQ兩路去載波信號的低通濾波器(505);所述基帶解析模塊中包括用於對所述IQ兩路去載波信號進行反正切運算以求出其對應相位值的反正切運算模塊，以及用於對所述相位值進行微分運算以還原出被調製信號的微分運算模塊。3、根據權利要求2所述的用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其特徵在於，還包括用於向所述載波去除模塊、基帶解析模塊、以及低通濾波模塊輸出系統時鐘信號和採樣使能時鐘信號，並向所述數據採樣模塊輸出採樣時鐘信號的時鐘模塊(201)。4、根據權利要求3所述的用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其特徵在於，所述時鐘模塊、載波去除模塊、基帶解析模塊、以及低通濾波模塊是由一片現場可編程邏輯門陣列晶片來實現的。5、一種用於數字無線對講機系統中對調頻信號進行數字式解調的方法，其特徵在於，包括以下步驟(51)、對輸入的FM模擬信號進行採樣、並輸出待解調數據；(52)、對所述待解調數據進行載波去除處理、以輸出IQ兩路去載波信號;(53)、對所述IQ兩路去載波信號進行解析處理、以還原出被調製信號；(54)、對所述基帶解析模塊所輸出的信號進行低通濾波處理、以輸出解調結果信號的低通濾波模塊。6、根據權利要求5所述的用於數字無線對講機系統中對調頻信號進行數字式解調的方法，其特徵在於，在所述步驟(S1)中包括(511)、先將模擬調頻信號轉換為n位數位訊號，所述n為大於或等於8、且小於或等於16的整數；(512)、將這n位連續型二進位數據轉換為n位補碼二進位數據，從而得出待解調數據。7、根據權利要求6所述的用於數字無線對講機系統中對調頻信號進行數字式解調的方法，其特徵在於，在所述步驟(S2)中，先產生與所述待解調數據具有相同載波頻率的IQ兩路載波信號，然後將所述待解調數據分別與所述IQ兩路載波信號相乘，再對IQ兩路相乘的輸出進行線性變換處理，再線性變換處理後的輸出進行低通濾波處理，以輸出IQ兩路去載波信號。8、根據權利要求7所述的用於數字無線對講機系統中對調頻信號進行數字式解調的方法，其特徵在於，在所述步驟(S3)中，先對所述IQ兩路去載波信號進行反正切運算以求出其對應相位值，再對所述相位值進行微分運算以還原出被調製信號。9、根據權利要求8所述的用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其特徵在於，所述步驟(S2)、步驟(S3)、以及(S4)是由一個現場可編程邏輯門陣列晶片來實現的，並受相同的系統時鐘信號和採樣使能時鐘信號所控制；所述步驟(S1)受該現場可編程邏輯門陣列晶片發出的採樣時鐘信號所控制。10、根據權利要求8所述的用於數字無線對講機系統中對調頻信號進行數字式解調的系統，其特徵在於，所述步驟(S1)輸出的待解調數據的代表式為&M-AcosGV+j"^褲)^所述步驟(S2)輸出的I路去載波信號的代表式為對cos[j"、m(0^]、Q路^載波信號的代表式為sin[j^,m(0刮；°所述步驟(S3)輸出幽被調製信號的代表式為"&入全文摘要本發明涉及一種用於數字無線對講機系統中對調頻信號進行數字式解調的系統和方法，為在數字移動對講機系統中兼容模擬FM解調的問題，本發明中，先由數據採樣模塊對輸入的模擬調頻信號進行採樣，再由載波去除模塊對所述待解調數據進行載波去除處理，然後由基帶解析模塊對IQ兩路去載波信號進行解析處理以還原出被調製信號，最後由低通濾波模塊進行低通濾波以輸出解調結果信號。系統中的時鐘模塊、載波去除模塊、基帶解析模塊、以及低通濾波模塊可由一片FPGA實現。本發明在數字移動對講機系統中實現了對模擬FM解調的兼容，實現了對模擬信號的數位化處理，從而可達到增強信號的抗幹擾能力等目的。文檔編號H04Q5/00GK101184255SQ20061015681公開日2008年5月21日申請日期2006年11月13日優先權日2006年11月13日發明者張曉波申請人:深圳市好易通科技有限公司