輸出方法及相應的輸出電路的製作方法

2023-09-24 02:51:10 1

專利名稱：輸出方法及相應的輸出電路的製作方法
技術領域：
本發明涉及一種過程信號的輸出方法以及相應的輸出電路，用於在出現輸出條件時把過程信號輸出到一個待控制的過程。
在技術過程的控制中，常常需要連續不斷地對技術過程所提供的輸入信號進行監控，在監控期間要對提供給過程的輸出信號加以保持，並且當一個規定的輸出信號出現時則需要把那些輸出信號加以轉換。現有技術中，由一個比較器監控轉換點的到達，在到達轉換點情況下，該比較器觸發一個中斷，由此暫停一個處理器且轉換輸出端。基於不可預見的中斷封鎖時間，在輸出端轉換時可能出現不同的運行時間。此外，還可以採用高優先中斷暫停用於轉換輸出端的中斷程序。由此得出的結果是輸出端只能慢慢地而不能以精確的可重複的反應時間轉換。
從DE 3204098 A1中已知一種用於輸出控制信息的電路布置，在這種電路布置中，藉助一個定時電路，在運行一段規定的時間間隔之後，把一個數據從緩衝存儲器傳輸給一個外圍設備。
從EP 0327720 A1已知一種輸入/輸出電路，在該電路中，在一個閾值鑑別器中將一個輸入信號與一個額定值進行比較。
本發明的目的在於提供一種方法和其相應的電路，藉助該方法和其相應的電路能在可重複的反應時間內迅速、簡捷且可靠地實現輸出端的轉換。
本發明目的的方法通過權利要求1的特徵來實現而本發明目的的電路則通過權利要求4的特徵來實現。
輸出條件可以是任意性質的。例如待輸出的過程信號可能是在達到一段規定的時間或者被操作者按動一個規定的健時被觸發。然而通常情況下，當待控制的過程所提供的輸入信號與一個額定輸入信號一致或者該輸入信號最初小於(或大於)該額定輸入信號時，才輸出應該輸出的過程信號。因此，兩個信號都被傳送給一個由比較器構成的監控單元，在所傳送的信號相等或者在信號間出現所需的邏輯關係時，該監控單元觸發控制信號。所述輸入信號例如可以是一個單、雙輸入信號的規定組合，或者是一個規定的、預先確定的計數器狀態。
通過權利要求2或權利要求5的特徵，可以避免當過程信號尚未完全儲存到緩衝存儲器中時過程信號的輸出。
通過權利要求3或權利要求6的特徵，可以保證當不滿足輸出條件時，也能夠把新的信號存儲到輸出存儲器中。
從下面對一個實施例的闡述中將得出本發明的其他的優點和細節。其中

圖1是一個可編程控制組件。
根據圖1，可編程控制組件1具有一個邏輯單元2。該邏輯單元2可與一根數據總線3相連接。經該數據總線3，邏輯單元2能夠與其它的圖1中未示出的可編程控組件通信，特別是能夠與可編程控制總單元通信。
組件1經輸出存儲器4把輸出信號輸出到一個待控制的技術過程P。該輸出存儲器4通常由鎖存器構成。同樣，組件1經輸入存儲器5把輸入信號讀入到組件1中，輸入存儲器5同樣由鎖存器構成。該輸入存儲器5也可以是例如計數器或串聯接口。被讀入的輸入信號在組件1中將與一個額定輸入信號進行比較。當兩者相等時便向輸出存儲器4傳送新的輸出信號，這些新的輸出信號被存儲在該輸出存儲器4中並且被輸出到過程P。其具體步驟如下在邏輯單元2存儲了以下內容即在何種輸入信號格式下必須改變輸出信號及隨後應該輸出的過程信號具有何值。因此邏輯單元2把該輸入信號格式作為額定輸入信號存儲到比較器6中。此外，邏輯單元2經傳輸線7把待輸出的過程信號輸送到緩衝存儲器8的緩衝存儲器輸入端8′。接著，邏輯單元件2經控制線路9激活緩衝存儲器8，該緩衝存儲器仍是由鎖存器構成的。這樣，傳來的過程信號被接收到緩衝存儲器8中並且在那裡被存儲起來，並經過緩衝存儲器輸出端8″和傳輸線10被傳送到輸出存儲器4的輸出存儲器輸入端4′。
為了能夠防止在錯誤的時間觸發比較器6，在比較器6和輸出存儲器4之間設置了一個「與」門電路12。「與」門電路12的一個輸入端12′與比較器指示輸出端6′相連接並且其另一輸入端經控制線路11與邏輯單元2相連接。在緩衝存儲器8存儲待輸出的過程信號期間和在為比較器6預給定額定輸入信號期間，邏輯單元2經控制線路11輸出一個0值封鎖信號。這樣做的效果是，在「與」門電路12中阻止了可能發生的過早觸發比較器6的情況。在存儲過程終止後，邏輯單元2經控制線路13啟動比較器6。此外該邏輯單元還把經控制線路11輸出的封鎖信號置1，這樣「與」門電路12的輸出端12″便由比較器6的輸出信號來決定。
在這種操作狀態運行情況下，邏輯單元2經控制線路14持久啟動輸入存儲器5，這樣使得由過程P提供的輸入信號被不斷地讀入到輸入存儲器5並被傳送到邏輯單元2和比較器6。比較器6把從待控制的過程P傳送來的輸入信號與事先由邏輯單元2得出的額定輸入信號相互進行比較。當信號一致時，比較器6便觸發一個控制信號。該控制信號從比較器指示輸出端6′經「與」門電路12和「或」門電路15被傳送給輸出存儲器4的輸出存儲器控制輸入端18。接著，輸出存儲器4接收由緩衝存儲器8傳送的過程信號並且經輸出存儲器輸出端4″將它們輸出到待控制的過程P。
此外，比較器6還經控制線路16把輸出條件的出現情況通知給邏輯單元2，這樣該邏輯單元便可以重新給比較器6加載一個新的額定輸入信號並且給緩衝存儲器8加載一個新的待輸出的過程信號，這樣在下次信號相等時便重複該過程。
為了能夠在不受比較器6的輸出信號的影響的情況下訪問輸出存儲器4，在「與」門電路12和輸出存儲器控制輸入端18之間設置了「或」門電路15。該「或」門電路15的一個輸入端15′與「與」門電路12的輸出端12″相連接，而另一輸入端則經控制線路17與邏輯單元2相連接。該「或」門電路15的輸出端15″與輸出存儲器控制輸入端18相連接。經控制線路17輸出的釋放信號通常為0值，因此「或」門電路15的輸出信號由「與」門電路12的輸出信號來決定。當控制線路17上的釋放信號值為1時，則可以不受比較器6的輸出信號的影響，將新值存儲到輸出存儲器4中。當由於其他原因而並非出現輸出條件要變動輸出存儲器4的輸出信號時，則要求上述情況。這種情況的例子主要出現在控制起動和意外事件情況下，例如在緊急停車情況下。
上述電路可以分立構成。但最好設置在一個集成開關電路19中。它可以用於一個模塊式的可編程控制組件中。
權利要求
1.一種過程信號的輸出方法，用於在出現輸出條件時把過程信號輸出到一個待控制的過程(P)，包括以下步驟-待輸出的過程信號被存儲在一個緩衝存儲器(8)中並且從該緩衝存儲器(8)被傳送到一個輸出存儲器(4)，-由一個比較器(6)監控輸出條件的出現，一個由待控制的過程(P)所提供的輸入信號和一個額定輸入信號均被傳送給所述比較器，-該比較器(6)把待控制的過程(P)提供的輸入信號與額定輸入信號相互進行比較並且在出現輸出條件時把一個控制信號傳輸給輸出存儲器(4)，-輸出存儲器(4)在得到控制信號時便接收由緩衝存儲器(8)傳送的過程信號並將其輸出到待控制的過程(P)。
2.根據權利要求1所述的輸出方法，其特徵在於，-由一個邏輯單元(2)提供待輸出的過程信號，-所述控制信號首先與一個由邏輯單元(2)提供的封鎖信號進行「與」運算，並且-所得「與」信號被傳輸給輸出存儲器(4)。
3.根據權利要求2所述的輸出方法，其特徵在於，-所得「與」信號與一個由邏輯單元(2)提供的釋放信號進行「或」運算並且-所得「或」信號被傳輸給輸出存儲器(4)。
4.一種過程信號的輸出電路，它具有-一個輸出存儲器(4)，在輸出存儲器控制輸入端(18)存在一個寫信號時，經一個輸出存儲器輸入端(4′)可以存儲過程信號，這些過程信號可以經一個輸出存儲器輸出端(4″)輸出到一個待控制的過程(P)，-一個緩衝存儲器(8)，經一個緩衝存儲器輸入端(8′)可以緩存過程信號，這些過程信號可以經一個緩衝存儲器輸出端(8″)傳輸到輸出存儲器(4)，-一個比較器(6)，藉助該比較器可以對過程信號輸出條件的出現予以監控，在該比較器的一端可輸入應由待控制的過程(P)讀入的輸入信號，在其另一端可輸入額定輸入信號，在此，在出現輸出條件時，經由比較器指示輸出端(6′)可以接收一個控制信號，-其中輸出存儲器輸入端(4′)與緩衝存儲器輸出端(8″)相連接，而輸出存儲器控制輸入端(18)則與比較器指示輸出端(6′)相連接。
5.根據權利要求4所述的輸出電路，其特徵在於，-它具有一個邏輯單元(2)，該邏輯單元與緩衝存儲器輸入端(8′)相連接，-它具有一個帶兩個「與」門電路輸入端(12′)和一個「與」門電路輸出端(12″)的「與」門電路(12)。-所述「與」門電路輸入端(12′)分別與比較器指示輸出端(6′)和邏輯單元(2)相連接，並且-所述「與」門電路輸出端(12″)與輸出存儲器控制輸入端(18)相連接。
6.根據權利要求5所述的輸出電路，其特徵在於，-它具有一個帶兩個「或」門電路輸入端(15′)和一個「或」門電路輸出端(15″)的「或」門電路(15)，-所述「或」門電路輸入端(15′)分別與「與」門電路輸出端(12″)和邏輯單元(2)相連接，並且-所述「或」門電路輸出端(15″)與輸出存儲器控制輸入端(18)相連接。
7.根據權利要求4至6之一所述的輸出電路，其特徵在於，它被集成在一個集成開關電路(19)中。
8.一種模塊式的可編程控制組件，它具有權利要求4至7之一的輸出電路。
全文摘要
一種輸出方法及其輸出電路,一種過程信號的輸出電路具有一個輸出存儲器(4),在輸出存儲器控制輸入端(18)存在一個輸入信號時,經一個輸出存儲器輸入端(4′)可以存儲過程信號,這些過程信號可以經一個輸出存儲器輸出端(4″)輸出到一個待控制的過程(P),還具有一個緩衝存儲器(8),經一個緩衝存儲器輸入端(8′)可以緩存過程信號,這些過程信號可以經一個緩衝存儲器輸出端(8″)傳輸到所述輸出存儲器(4),還具有一個比較器(6),藉助該比較器可以監控過程信號輸出條件的出現,在出現輸出條件時,經由比較器指示輸出端(6′)可以接收一個控制信號,其中輸出存儲器輸入端(4′)與緩衝存儲器輸出端(8″)相連接,而輸出存儲器控制輸入端(18)則與比較器指示輸出端(6′)相連接。
文檔編號G05B19/045GK1181821SQ96193288
公開日1998年5月13日 申請日期1996年3月28日 優先權日1995年4月19日
發明者理察·金澤爾, 馬裡奧·梅爾 申請人:西門子公司