一種漏電控制電路及其方法
2023-10-10 06:30:14
專利名稱：一種漏電控制電路及其方法
技術領域：
本發明涉及晶片領域，更具體的說，涉及晶片的電源控制領域，尤其是一種漏電控制電路及其方法。
背景技術：
目前，接觸卡、智慧卡應用非常廣泛，讀卡器的種類繁多，但是讀卡器的差別比較大，不同讀卡器的上電速度不同。晶片的輸入輸出電路(IO) —般分前驅邏輯部分和後驅邏輯部分，它們電壓分別採用內部電源和外部電源。在晶片上電時，晶片內部電源建立需要一定的時間。通常外部電源電壓先上，而內部電源後上，在內部電源建立的過程中，IO前驅邏輯部分可能存在不定態，可能導致IO上出現比較大的漏電。這種上電時的漏電現象比較常見。如果IO漏電過大，可能會觸發讀卡器的短路保護，同時由於接觸卡不能集成限流電阻，所以比較難控制IO上電的電流。現有的IO的電路結構如圖1所示。上電期間，由於IO的低壓控制邏輯的電源還處於建立過程中，會導致低壓邏輯工作異常，進一步導致高壓控制邏輯工作異常，從而同時開啟HNMl和HPMl這2個大的驅動管，引起大的漏電。現有技術中，暫時還沒有能控制這種上電時引起的漏電問題。
發明內容
為了克服上述問題，本發明採用一種簡單的控制邏輯來控制IO的低壓控制邏輯的電源的上電時間和上電速度，保證在晶片上電完成和數字復位完成後，才開啟IO的電源。本發明提出了一種漏電控制電路，包括:控制信號生成模塊，用於把原始控制信號轉化成第一控制信號和第二控制信號，其中第一控制信號和第二控制信號的跳變沿相互錯開；低壓電源控制模塊，包括功率管和洩放管，洩放管用於放電，並受所述第二控制信號控制，所述功率管在所述第一控制信號的控制下控制低壓控制邏輯的電源。進一步，控制信號生成模塊採用異步邏輯電路把原始控制信號轉化成第一控制信號和第二控制信號。具體的，控制信號生成模塊可以包括第一延遲模塊、第二延遲模塊以及或門，其中所述原始控制信號通過第一延遲模塊產生第二控制信號；第二控制信號通過第二延遲模塊產生的信號與原始控制信號進行或操作輸出第一控制信號。控制信號生成模塊還可以包括一延遲模塊、或門和與門，其中所述原始控制信號通過延遲模塊產生第一延遲信號，所述第一延遲信號與所述原始控制信號進行進行或操作輸出所述第一控制信號，所述第一延遲信號與所述原始控制信號進行與操作輸出第二控制信號。進一步，在所述低壓電源控制模塊中，功率管的源端接晶片內部電源，柵端接所述第一控制信號，功率管的漏端接所述洩放管的漏端和低壓控制邏輯的電源，洩放管的源端和柵端分別接地和第二控制信號。本發明還提出了一種漏電控制方法，包括:原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號；所述第一控制信號通過功率管控制低壓控制邏輯的電源；所述第二控制信號控制用於放電的洩放管。進一步地，所述原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號包括:所述原始控制信號經過延遲產生第二控制信號；所述第二控制信號經過延遲，再與原始控制信號進行或操作產生第一控制信號。進一步地，所述原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號包括:所述原始控制信號經過延遲產生第一延遲信號；所述第一延遲信號與所述原始控制信號進行或操作產生所述第一控制信號；所述第一延遲信號與所述原始控制信號進行與操作產生第二控制信號。通過本發明提出的方案，簡化了控制電路，減小了內部電源建立過程中引起的IO漏電。
圖1為現有的IO電路結構。圖2本發明的漏電控制電路的功能示意圖。圖3為本發明的漏電控制電路的內部結構。圖4為本發明的一種控制信號生成模塊的電路結構。圖5為圖4所示電路的時序圖。圖6為本發明的另一種控制信號生成模塊的電路結構。圖7為圖6所示電路的時序圖。
具體實施例方式以下結合附圖對本發明的原理和特徵進行描述，所舉實例只用於解釋本發明，並非用於限定本發明的範圍。本發明提出了一種漏電控制電路及方法，通過一個簡單的電路控制低壓控制邏輯的電源，從而減小了上電期間IO上的漏電。圖2示出了該漏電控制電路的功能示意圖，控制信號生成模塊把輸入的原始控制信號Vctrl轉化為CP和CN信號，分別控制兩個開關KO和K1，從而控制了低壓控制邏輯的電源。圖中，VDD表示晶片內部電源，VCC表示外部電源。圖3示出了該漏電控制電路的內部結構，該電路包括控制信號生成模塊和低壓電源控制模塊。控制信號生成模塊把輸入的原始控制信號Vctrl轉化為CP和CN信號，分別控制低壓電源控制模塊中的功率管Pl和洩放管NI。低壓電源控制模塊包括功率管Pl和洩放管NI。Pl管的源端接VDD，柵端接CP信號，Pl管的漏端接NI管的漏端和低壓控制邏輯的電源。Pl管在控制信號生成模塊生成的CP信號控制下控制低壓控制邏輯的電源。在上電器件、電源沒有建立好，數字沒有開始復位前，該信號一直為高，即CP=VDD。NI管的源端接地，柵端接CN信號，漏端接Pl管的漏端和低壓控制邏輯的電源。NI管用於放電，主要是保證在上電期間(即Vctrl=O時候)開啟，保證低壓控制邏輯的電源為0，防止上電時IO上的漏電。
控制信號生成模塊可以採用異步邏輯電路把輸入的原始控制信號Vctrl轉化為CP和CN信號。圖4示出了一種具體的控制信號生成模塊的電路結構，其中原始控制信號Vctrl通過延遲模塊Tdl產生CN信號；CN信號再通過延遲模塊Td2產生Vctrll信號，Vctrll信號再與Vctrl信號進行一個或操作輸出CP信號。設置該控制信號生成模塊的目的，就是把控制Pl管的CP信號和控制NI管的CN信號的跳變沿錯開，避免兩管同時開啟引起的漏電。圖5示出了如圖4所示電路的具體時序圖。圖6示出了另一種具體的控制信號生成模塊的電路結構，其中原始控制信號Vctrl通過延遲模塊Tdl產生Vctrl2信號，Vctrl2信號與Vctrl信號進行一個或操作輸出CP信號，Vctrl2信號與Vctrl信號進行一個與操作輸出CN信號。圖7示出了如圖6所示電路的具體時序圖。如圖7可以看出，控制Pl管的CP信號和控制NI管的CN信號的跳變沿錯開了，這樣避免了兩管同時開啟引起的漏電。本發明還提出了一種漏電控制方法，原始控制信號Vctrl轉化成跳變沿相互錯開的第一控制信號CP和第二控制信號CN ;信號CP通過功率管Pl控制晶片低壓控制邏輯的電源，信號CN控制用於放電的洩放管NI。優選地，原始控制信號Vctrl產生CP信號和CN信號可以通過如下方法實現:原始控制信號Vctrl經過延遲產生CN信號；CN信號經過延遲，再與原始控制信號Vctrl進行或操作產生CP信號。或者，原始控制信號Vctrl經過延遲產生Vctrll信號，Vctrll信號與Vctrl信號進行或操作產生CP信號，Vctrll信號與原始控制信號Vctrl進行與操作產生CN信號。根據上述方法，晶片上電期間，外部電源已經建立好，而晶片內部信號還再建立中，Vctrl =0，關閉Pl管，開啟NI管，即低壓控制邏輯的電源為O。當內部電源VDD建立穩定後，數字系統可以開始工作，復位完成前，Vctrl =0，此時數字的部分控制邏輯還處於一種不定態，需要復位才能保證輸出正常。所以此時低壓控制邏輯的電源為O。當數字復位完畢，Vctrl=I,關閉NI管，再延遲一段時間，開啟Pl管，把VDD的電源連入低壓控制邏輯的電源端。IO可以開始正常工作，至此IO的內部電源完成釋放。用這種方法，可以減小上電期間和數字復位期間，IO上的不定態輸出引起的漏電。以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種漏電控制電路，包括: 控制信號生成模塊，用於把原始控制信號轉化成第一控制信號和第二控制信號，其中第一控制信號和第二控制信號的跳變沿相互錯開； 低壓電源控制模塊，包括功率管和洩放管，所述洩放管用於放電，並受所述第二控制信號控制，所述功率管在所述第一控制信號的控制下控制低壓控制邏輯的電源。
2.根據權利要求1所述的一種漏電控制電路，其特徵在於:控制信號生成模塊採用異步邏輯電路把原始控制信號轉化成第一控制信號和第二控制信號。
3.根據權利要求2所述的一種漏電控制電路，其特徵在於:控制信號生成模塊包括第一延遲模塊、第二延遲模塊以及或門，其中所述原始控制信號通過第一延遲模塊產生第二控制信號；第二控制信號通過第二延遲模塊產生的信號與原始控制信號進行或操作輸出第一控制信號。
4.根據權利要求2所述的一種漏電控制電路,其特徵在於:控制信號生成模塊包括一延遲模塊、或門和與門，其中所述原始控制信號通過延遲模塊產生第一延遲信號，所述第一延遲信號與所述原始控制信號進行進行或操作輸出所述第一控制信號，所述第一延遲信號與所述原始控制信號進行與操作輸出第二控制信號。
5.根據權利要求1-4任一所述的漏電控制電路，其特徵在於:在所述低壓電源控制模塊中，功率管的源端接晶片內部電源，柵端接所述第一控制信號，功率管的漏端接所述洩放管的漏端和低壓控制邏輯的電源，洩放管的源端和柵端分別接地和第二控制信號。
6.—種漏電控制方法,包括: 原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號； 所述第一控制信號通過功率管控制低壓控制邏輯的電源； 所述第二控制信號控制用於放電的洩放管。
7.根據權利要求6所述的一種漏電控制方法，其特徵在於，所述原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號包括: 所述原始控制信號經過延遲產生第二控制信號； 所述第二控制信號經過延遲，再與原始控制信號進行或操作產生第一控制信號。
8.根據權利要求6所述的一種漏電控制方法，其特徵在於，所述原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號包括: 所述原始控制信號經過延遲產生第一延遲信號； 所述第一延遲信號與所述原始控制信號進行或操作產生所述第一控制信號； 所述第一延遲信號與所述原始控制信號進行與操作產生第二控制信號。
全文摘要
本發明提供了一種漏電控制電路及方法，該電路包括控制信號生成模塊，用於把原始控制信號轉化成跳變沿相互錯開的第一控制信號和第二控制信號；和低壓電源控制模塊，包括功率管和洩放管，洩放管用於放電，並受所述第二控制信號控制，功率管在所述第一控制信號的控制下控制低壓控制邏輯的電源。所述方法包括控制信號經控制信號生成模塊後轉化成跳變沿相互錯開的第一控制信號和第二控制信號；第一控制信號控制低壓電源控制模塊中的功率管，第二控制信號控制低壓電源控制模塊中的洩放管。本發明採用一種簡單的控制邏輯來控制低壓控制邏輯的電源的上電時間和上電速度，簡化了控制電路，減小了內部電源建立過程中引起的IO漏電。
文檔編號G05B19/04GK103176414SQ201110432558
公開日2013年6月26日 申請日期2011年12月21日 優先權日2011年12月21日
發明者石道林 申請人:國民技術股份有限公司