Adc採樣電路的製作方法
2023-09-22 21:02:05 3
專利名稱：Adc採樣電路的製作方法
技術領域：
本實用新型涉及採樣電路領域，更具體地涉及一種ADC採樣電路。
背景技術：
在ADC (Analog-to-Digital Converter,模數變換器)電路中，為了保證 ADC 的精度與速度，輸入採樣端需要採用柵壓自舉結構以保證輸入採樣開關的線性度同時以擴大信號輸入範圍。但是採用柵壓自舉結構的採樣電路時，時鐘饋通所引入的誤差與輸入信號相關，由此引入了非線性誤差，並且採用全差分結構的放大器不能消除時鐘饋通的影響。其中，請參考
圖1，現有的ADC採樣電路包括時鐘電路、採樣電路及電容CO ;時鐘電路產生時鐘脈衝並通過其輸出端KO輸出至採樣電路，以通過時鐘脈衝控制採樣電路的採樣操作。採樣電路包括柵壓自舉單元與場效應管Ml，柵壓自舉單元的兩輸入端分別與時鐘電路的輸出端KO及外部輸入端連接,外部輸入端輸入信號VIN至柵壓自舉單兀的一個輸入端，從而當KO輸出為高電平時，柵壓自舉單元的輸出VO與輸入信號VIN之間的電勢差為恆定電壓VC，即V0=VIN+VC，以提高VO的輸出電壓；而當KO為低電平時，V0=0，即輸出VO為低電平，也即通過時鐘電路控制輸入信號VIN經柵壓自舉單元後的輸出電壓V0。柵壓自舉單元的輸出端與場效應管Ml的柵極連接，場效應管Ml的源極與外部輸入端連接，當VO為高電平時，場效應管Ml對外部輸入端的輸入信號VIN進行採樣，並通過其漏極輸出V0UT。電容CO的一端與場效應管Ml的漏極連接，另一端接地，以將場效應管Ml採樣獲得的信號的電壓保持，也即當時鐘電路的輸出端KO輸出低電平而使VO為低電平時，場效應管Ml已採樣獲得的信號不會受影響，而由電容CO保持。在上述過程中，設定外部輸入的正向輸入為VIN1，反向輸入為VIN2。當為正向輸入VINl且KO的輸出由高電平轉換為低電平時，此時的VO電壓由高電平VIN+VC降到0，使得場效應管Ml引入了時鐘饋 通，其對採樣信號電壓的影響為
δ W = - Cp^D^r(vim+vc)(I)
^ P GD Ml 十[ Ο式中CP—eD—mi為正向輸入時場效應管Ml柵漏間的寄生電容。當電路採用全差分結構時，反向輸入與正向輸入的結構相同，則反向輸入VIN2
時，對採樣信號電壓的影響為
^Volttn=- C'N-GD-^ (VIN2 + VC)(2)
^ N GD MI 十 Iq式中由於時間脈衝由高電平轉變為低電平，cNJ；D—M1為反向輸入時,場效應管Ml柵漏間的寄生電容，因為正向輸入與反向輸入時採樣電路的結構相同，所以Cn eD M1 = Cp gd mi =
CgD—Ml。結合(I)式及(2)式,貝U差分米樣輸出信號的動態電壓為
權利要求1.一種ADC米樣電路,其特徵在於,包括一外部輸入端,一與所述外部輸入端相連的米樣電路和輔助電路，一與所述採樣電路相連的時鐘電路和外部輸出端，一與所述輔助電路相連的時鐘饋通電路，所述時鐘饋通電路還分別與所述時鐘電路和外部輸出端相連。
2.如權利要求1所述的ADC採樣電路，其特徵在於， 所述時鐘電路具有第一輸出端與第二輸出端，且所述第一輸出端與第二輸出端輸出互補的時鐘脈衝； 所述米樣電路在所述時鐘電路的第一輸出端輸出的時鐘脈衝的控制下，對所述外部輸入端輸入的信號進行採樣，並將採樣獲得的信號輸出至所述外部輸出端； 所述輔助電路在所述採樣電路的控制下對所述外部輸入端輸入的信號進行採樣，並將採樣獲得的信號保存； 所述時鐘饋通補償電路在所述時鐘電路的第二輸出端輸出的時鐘控制下，將輔助電路採樣獲得的信號進行處理，而產生一個與採樣電路中的動態電壓方向相反的暫態補償電壓，並將所述暫態補償電壓輸出至外部輸出端。
3.如權利要求2所述的ADC採樣電路，其特徵在於，還包括第一電容，所述第一電容的一端與所述第一場效應管的漏極連接，另一端接地，以將所述採樣電路採樣獲得的信號及電壓保存。
4.如權利要求3所述的ADC採樣電路，其特徵在於，所述採樣電路包括第一柵壓自舉單元與第一場效應管，所述第一柵壓自舉單元的兩輸入端分別與所述時鐘電路的第一輸出端及外部輸入端連接，所述第一柵壓自舉單元的輸出端與所述第一場效應管的柵極連接，所述第一場效應管的源極與外部輸入端連接，所述第一場效應管的漏極輸出採樣後的信號。
5.如權利要求4所述的ADC採樣電路，其特徵在於，所述輔助電路包括第二場效應管與第二電容，所述第二場效應管的柵極與所述第一場效應管的柵極連接，其源極與外部輸入端連接，所述第二場效應管在所述採樣電路的控制下對外部輸入端輸入的信號進行採樣，所述第二電容一端與所述第二場效應管的漏極連接，另一端接地，以保存所述第二場效應管採樣獲得的信號及其電壓。
6.如權利要求5所述的ADC採樣電路，其特徵在於，所述時鐘饋通補償電路包括第三場效應管與第二柵壓自舉單元，所述第二柵壓自舉單元的兩輸入端分別與所述時鐘電路的第二輸出端及第二電容的一端連接，所述第二柵壓自舉單元輸出端與所述第三場效應管的柵極連接，所述第三場效應管的漏極與源極均與輸出端連接。
7.如權利要求6所述的ADC採樣電路，其特徵在於，所述第一場效應管與第二場效應管具有相同的參數。
8.如權利要求6所述的ADC採樣電路，其特徵在於，所述第三場效應管的柵漏寄生電容與柵源寄生電容之和與第一場效應管的柵漏寄生電容相等。
專利摘要本實用新型公開了一種ADC採樣電路，其包括一外部輸入端，一與所述外部輸入端相連的採樣電路和輔助電路，一與所述採樣電路相連的時鐘電路和外部輸出端，一與所述輔助電路相連的時鐘饋通電路，所述時鐘饋通電路還分別與所述時鐘電路和外部輸出端相連。本實用新型的ADC採樣電路減小了時鐘饋通效應對信號採樣的影響，提高了採樣場效應管的線性度，降低了ADC採樣電路的諧波失真度，並提高了採樣速度，提高了ADC採樣電路的採樣精度。
文檔編號H03M1/12GK202906877SQ201220542598
公開日2013年4月24日 申請日期2012年10月23日 優先權日2012年10月23日
發明者楊保頂 申請人:四川和芯微電子股份有限公司