高速高頻運算的抑制線路的製作方法

2023-09-22 06:32:15 2

專利名稱：高速高頻運算的抑制線路的製作方法
技術領域：
本發明涉及高頻裝置領域，特別是有關於一種方法用來抑制(squelching)需要運作於高速與高頻的電子裝置內的噪聲。
背景技術：
一個抑制線路用於高頻裝置內是為了避免沒有真正信號輸入時，噪聲等無意義的信號誤被當成有意義的信號而產生不必要嘶嘶的聲音。透過抑制線路，輸入的信號必須超越一確定的水平值才能被接受而認定為一個有意義的信號，常見的抑制線路通常比較輸入信號，放大至全振幅，經由檢查輸出而直接決定此輸入信號是否有意義。如圖1所示為傳統的抑制程序，抑制輸入運算確認輸入信號的正相信號及反相信號，而全振幅抑制運算則比較這些信號並放大它們至全振幅。
為了放大信號至全振幅，此抑制線路需要產生一很大的電流，尤其當此線路運作於高頻時。如此，又造成需要一很大的線路空間。如圖2所示為傳統的抑制線路，其中D及DB分別代表輸入信號的正相信號及反相信號，此電路的增益(gain)決定在於輸入電流與電晶體的大小，對全振幅而言，此線路需要一很大的空間。在一較低的運作頻率下，有一些方式可以得到高增益而不會犧牲有限的線路空間。但是，由於在高頻下增益衰減(decay)，這些方式並不適合於高頻運算。

發明內容
本發明克服上述傳統抑制線路的缺點，本發明主要目的是提出一種抑制線路，其可運作於高頻而不會用到一很大的增益及一很大的線路空間。依此，本發明的抑制線路包含一個抑制輸入單元，一個低振幅前置放大器(pre-amplifier)及一個採樣(sampling)與判定(decision)線路。
當正相與反相信號輸入至本發明的抑制輸入單元，此抑制輸入單元產生四個信號兩兩一對當作此低振幅前置放大器內一對前置放大器的輸入，每一個前置放大器包含一對放大器線路，每一個放大器線路包括一電晶體串接(inseries)於由一個電容、一個電阻及一個電晶體組成的線路單元，其中該電容可以是電晶體的寄生電容，而此線路單元相當於一個電感(inductor)負載(loading)之一個等同(equivalent)電路。
此低振幅前置放大器的輸出信號由D型正反器(flip-flops，DFF)做擴大採樣(over-sampling)以產生抑制信號的樣本，此擴大採樣由一組多相位(multi-phase)的時鐘所控制，每一個時鐘有不同的相位，然後一判定邏輯線路用來根據擴大採樣後輸出樣本而決定這些抑制信號的狀態。
為使審查委員清楚了解本發明的詳細流程及技術內容，本發明將配合以下的圖式及詳細的解說，以求審查委員清楚了解本發明的精神所在。


圖1為傳統抑制線路的抑制程序；圖2為傳統的抑制線路；圖3為本發明的抑制線路；圖4為本發明的抑制輸入單元；圖5為本發明的低振幅前置放大器；圖6為本發明在低振幅前置放大器內由一電容、一電阻及一電晶體組成的線路等同於電感負載；圖7為本發明的D型正反器，此D型正反器用來做抑制信號的採樣；圖8為本發明之一邏輯線路，此邏輯線路用以決定抑制信號的狀態；圖9為本發明的多相位時鐘，此多相位時鐘用來控制D型正反器做擴大採樣。
具體實施例方式
如圖3所示，為說明本發明的抑制線路的方塊示意圖。此抑制線路包含一個抑制輸入單元301、一個低振幅前置放大器302及一個採樣與判定邏輯線路303等，該抑制輸入單元301預先處理輸入信號以產生參考的電壓水平值，該低振幅前置放大器302放大預先處理過的信號，該此採樣與判定邏輯線路303則對信號選取樣本，而用一邏輯線路去決定信號的狀態。
如圖4所示，為本發明的抑制輸入單元301的線路。此線路包含一對輸入線路，每一個輸入電路包含有一電流源401、一電阻402及一電晶體403串接在一起。輸入信號D與DB經過預先處理以產生四個不同的電壓D+、D-、SQ+及SQ-，其中D+及SQ+之間的電壓差值(voltage difference)為ΔV，而D-及SQ-之間的電壓差值亦為ΔV。改變電阻值或調整電流強度則可調整ΔV值。這四個電壓配對為D+及SQ-，D-及SQ+並當作為圖5的低振幅前置放大器302的輸入端。
如圖5所示，為本發明的低振幅前置放大器302。如圖所示，D+及SQ-送至一個放大器且D-及SQ+送至另一個放大器。每一個放大器包含一對線路，每二線路是由一電容5011、一電阻5012及一電晶體5013組成其等同線路，並允許運作於高頻的電感負載。因為電感負載的共振現象，此線路可運作於高頻而不用很大的線路空間卻得到高阻抗的負載，也就是一個高的增益。此電感負載串接於一電晶體5015。如圖5所示，每一個放大器有兩個抑制的信號Vout(Vout1)及VoutB(VoutB1)。另圖6為說明此電感負載的等同線路。
不同於先前已有技術應用在全振幅放大，本發明利用擴大採樣來補償高增益的減少。如圖7所示之一後端(rear-stage)高速D型正反器701用來擴大採樣抑制的信號Vout(Vout1)及VoutB(VoutB1)。由一組多相位時鐘控制的D型正反器的擴大採樣後的輸出D#與D#B被送至如圖8所示之一個邏輯判定線路以決定信號的狀態。
如圖9所示，為多相位時鐘的波形，此多相位時鐘用來控制本發明的D型正反器採樣。為了產生N*M個採樣的時鐘，本發明起初利用N個輸入時鐘，每一個時鐘有一相位差值(phase difference)360°/N。因此，這些輸入時鐘的相位為，0+Ψ，(360°*1)/N+Ψ，(360°*2)/N+Ψ，(360°*3)/N+Ψ，…，(360°*(N-1))/N+Ψ，其中Ψ是一固定值。這些輸入時鐘經由延遲每一個產生(M-1)個時鐘，且每一個產生的時鐘有一個不同的相位，這些輸入時鐘與經由延遲產生的時鐘之間的相位差值必須介於0與360°*N內，以致於產生N*M個時鐘且每一個時鐘具有一個不同的相位。
利用高速D型正反器與這些產生不同相位的N*M時鐘、示於圖7的線路根據應用需求可以在某些確定的時間作擴大採樣抑制的信號。如圖9所示為當N等於4及M等於2時多相位時鐘的波形。擴大採樣之一個好處是用來產生N*M個時鐘的延遲線路而不需要為高度的精確，只要它們之間的相位差值是在合理的近似值內，這些產生的時鐘將是可以工作的。如圖8所示的邏輯線路，此邏輯線路用來決定信號的狀態。為了認定抑制信號的狀態，當樣本其中之一為高值時，則抑制信號定義為高值。如圖8所示，為當這些信號被採樣八次的一個邏輯線路。根據本發明，當噪聲小於ΔV/2，此抑制線路可以成功地將噪聲抑制掉。
與先前已有技術作比較，本發明提供下列好處1.它允許運作於高速線路內。
2.前置放大器輸出的信號沒有被放大至全振幅。
3.它既不需要很大的增益，也不需要很大的線路空間及電源來滿足增益。
4.經由變動ΔV噪聲，容忍水平值是可調整的。
5.N*M個多相位時鐘是經由處理N個輸入時鐘而產生的，而非N*M個輸入時鐘。當N*M很大時，本發明是較實用的。另外，用來產生相位差的延遲線路不需要是高度的精確。
6.本發明的可靠度與速度都較高，因為採用擴大採樣及一邏輯判定線路來決定輸入信號的狀態。
以上所述者，僅為本發明的較佳實施例而已，並非用來限定本發明實施例的範圍。即凡按本發明申請專利範圍所作的同等變化及修改，都為本發明的專利範圍所覆蓋。
權利要求
1.一種高速高頻運算的抑制線路，其特徵在於，它包含有一個抑制輸入單元，用來接收一輸入信號的正相與反相信號以產生兩對預先處理過的信號；一個低振幅前置放大器，用來放大該兩對預先處理過的信號且產生兩對抑制的輸出信號；以及一個採樣與判定線路，用來接收該兩對抑制的輸出信號，以決定該輸入信號的狀態。
2.如權利要求1所述的高速高頻運算的抑制線路，其特徵在於所述的抑制輸入單元包含一對輸入線路，每一個輸入線路有一電流源及一電阻與一電晶體串接，用來接收該正相或反相信號。
3.如權利要求1所述的高速高頻運算的抑制線路，其特徵在於所述的每一個輸入線路備有第一及第二端點，並且每一對預先處理過的信號包括一個產生在一個輸入線路的電阻的第一端點，以及一個產生在另一個輸入線路的電阻的第二端點，而此兩輸入線路為同一輸入對。
4.如權利要求1所述的高速高頻運算的抑制線路，其特徵在於所述的低振幅前置放大器備有一對放大器，每一個放大器有一對放大線路，且每一個放大線路包括一個由一電容、一電阻及一電晶體組成的電感等同線路。
5.如權利要求1所述的高速高頻運算的抑制線路，其特徵在於所述的電感等同線路串接於一電晶體，用以接收一預先處理過的信號。
6.如權利要求1所述的高速高頻運算的抑制線路，其特徵在於所述的採樣與判定線路包括一對擴大採樣線路，每一個擴大採樣線路接收一對抑制過的輸出信號並且產生擴大採樣的樣本。
7.如權利要求6所述的高速高頻運算的抑制線路，其特徵在於所述的擴大採樣線路是一個由多相位時鐘控制的D型正反器。
8.如權利要求7所述的高速高頻運算的抑制線路，其特徵在於所述的多相位時鐘包含由N個輸入時鐘產生的N組採樣時鐘，每一組有M個採樣時鐘產生，該時鐘是藉由以一介於0°與360°/N的相位值來延遲對應的輸入時鐘而產生的，該N個輸入時鐘具有相位值平均分配於0°與360°之間。
9.如權利要求8所述的高速高頻運算的抑制線路，其特徵在於所述的採樣與判定線路包含一個邏輯線路，用來根據該擴大採樣線路得到的多個樣本，以決定該信號的狀態。
10.如權利要求9所述的高速高頻運算的抑制線路，其特徵在於所述的邏輯線路輸出一高電平，如果該多個樣本中至少其一為高電平。
全文摘要
本發明是一種作用於高速及高頻的抑制線路，包含一個抑制輸入單元，一個低振幅前置放大器及一個採樣與判定線路。此抑制輸入單元預先處理一輸入信號的正相與反相信號，以產生四個預先處理過的信號兩兩一對遞送至此低振幅前置放大器，然後此低振幅前置放大器的輸出經由此採樣與判定線路做擴大採樣，再由多相位時鐘用來控制在此採樣與判定線路中的擴大採樣。然後一個邏輯線路根據多個樣本而決定此輸入信號的狀態。
文檔編號H03F1/26GK1533027SQ0310736
公開日2004年9月29日 申請日期2003年3月24日 優先權日2003年3月24日
發明者吳璟琳, 劉先鳳, 劉鴻志, 吳 琳 申請人:矽統科技股份有限公司