電子設備及其製造方法與流程

2023-11-06 15:12:32 5

本申請要求於2015年10月23日提交的申請號為10-2015-0148068、發明名稱為「電子設備及其製造方法」的韓國專利申請的優先權，其全部內容通過引用合併於此。

技術領域

本專利文件涉及存儲電路或者存儲器件、以及它們在電子設備或系統中的應用。

背景技術：

近來，隨著電子裝置趨向於小型化、低功耗、高性能、多功能性等，本領域需要能夠將信息存儲在諸如計算機、可攜式通信設備等的各種電子裝置中的半導體器件，並且已經對半導體器件進行了研究。這種半導體器件包括如下的半導體器件，所述的半導體器件能夠利用其根據施加的電壓或電流而在不同的電阻狀態之間切換的特性來存儲數據，例如，RRAM(電阻式隨機存取存儲器)、PRAM(相變隨機存取存儲器)、FRAM(鐵電隨機存取存儲器)、MRAM(磁性隨機存取存儲器)、電熔絲等。

技術實現要素：

本專利文件中所公開的技術包括：存儲電路或者存儲器件、存儲電路或者存儲器件在電子設備或系統中的應用以及可變電阻元件的特性在其內能夠被改善的電子設備的各種實施方式。

在一個實施方式中，提供了包括半導體存儲器的電子設備，其中，半導體存儲器包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。

以上電子設備的實施方式可以包括以下中的一個或多個。

Al在CoFeAlB合金中的含量小於10％。Al在CoFeAlB合金中的含量為5％或更多。半導體存儲器還包括底層，底層設置在MTJ結構之下，並且用於增加位於底層之上的層的垂直磁性晶體各向異性。底層包括AIN。半導體存儲器還包括磁校正層，所述磁校正層減少由釘扎層產生的雜散磁場的影響。磁校正層設置在MTJ結構之上。半導體存儲器還包括間隔件層，所述間隔件層夾在MTJ結構與磁校正層之間，並且包括貴金屬。半導體存儲器還包括一個或多個層，所述一個或多個層設置在MTJ結構之上或之下，並且具 有與MTJ結構的側壁對齊的側壁。底層的側壁不與MTJ結構的側壁對齊。底層的上表面的寬度比MTJ結構的下表面的寬度大。

在一個實施方式中，提供了包括半導體存儲器的電子設備，其中，半導體存儲器包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeXB合金，其中，CoFeXB合金中的X為金屬，該金屬具有增加自由層的垂直各向異性場的含量的同時降低自由層的阻尼常數。

在該實施方式中，半導體存儲器還包括底層，所述底層設置在MTJ結構之下，並且包括一種X的氮化物。

電子設備還可以包括微處理器，微處理器包括：控制單元，被配置成從微處理器的外部接收包括命令的信號，並且執行命令的提取、解碼或者控制微處理器的信號的輸入或輸出；操作單元，被配置成基於控制單元對命令解碼的結果而執行運算；以及存儲單元，被配置成存儲用於執行運算的數據、與執行運算的結果相對應的數據或者用於執行運算的數據的地址，其中，半導體存儲器是微處理器中的存儲單元的部件。

電子設備還可以包括處理器，處理器包括：核心單元，被配置成基於從處理器的外部輸入的命令，通過使用數據而執行與命令相對應的操作；高速緩衝存儲單元，被配置成存儲用於執行運算的數據、與執行運算的結果相對應的數據或者用於執行運算的數據的地址；以及總線接口，連接在核心單元與高速緩衝存儲單元之間，並且被配置成在核心單元與高速緩衝存儲單元之間傳送數據，其中，半導體存儲器是處理器中的高速緩衝存儲單元的部件。

電子設備還可以包括處理系統，處理系統包括：處理器，被配置成將由處理器接收的命令解碼，並且基於對命令解碼的結果而控制對信息的操作；輔助存儲器件，被配置成存儲用於將命令和信息解碼的程序；主存儲器件，被配置成調用和存儲來自輔助存儲器件的程序和信息，使得處理器在執行程序時能夠使用程序和信息而執行操作；以及接口器件，被配置成在處理器、輔助存儲器件和主存儲器件中的至少一個與外部之間執行通信，其中，半導體存儲器是處理系統中的輔助存儲器件或者主存儲器件的部件。

電子設備還可以包括數據存儲系統，數據存儲系統包括：存儲器件，被配置成存儲數據並且無論電源供給與否均保存存儲的數據；控制器，被配置成根據從外部輸入的命令而控制輸入數據至存儲器件和從存儲器件輸出數據；暫時存儲器件，被配置成暫時地存儲在存儲器件與外部之間交換的數據；以及接口，被配置成在存儲器件、控制器和暫時存儲器件中的至少一個與外部之間執行通信，其中，半導體存儲器是數據存儲系統中 的存儲器件或者暫時存儲器件的部件。

電子設備還可以包括存儲系統，存儲系統包括：存儲器，被配置成存儲數據並且無論電源供給與否均保存存儲的數據；存儲器控制器，被配置成根據從外部輸入的命令而控制輸入數據至存儲器和從存儲器輸出數據；緩衝存儲器，被配置成緩衝在存儲器與外部之間交換的數據；以及接口，被配置成在存儲器、存儲器控制器和緩衝存儲器中的至少一個與外部之間執行通信，其中，半導體存儲器是存儲系統中的存儲器或者緩衝存儲器的部件。

在一個實施方式中，一種用於製造包括半導體存儲器的電子設備的方法包括在襯底之上形成磁性隧道結(MTJ)結構，該步驟包括：提供襯底；以及在襯底之上形成磁性隧道結(MTJ)結構，所述磁性隧道結結構包括：自由層，具有可改變的磁化方向並且包括CoFeAlB合金；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間。

以上方法的實施方式可以包括以下中的一個或多個。

為了提供包括CoFeAlB合金的自由層，MTJ結構的形成包括：在襯底之上沉積CoFeB層；沉積Al層；以及執行熱處理。Al層的厚度與CoFeB層的厚度之比小於1/9。在CoFeB層的沉積之前或之後執行Al層的沉積。該方法還包括重複Al層的沉積和CoFeB層的沉積。MTJ結構的形成包括：使用CoFeAlB合金靶而執行物理沉積，以提供包括CoFeAlB合金的自由層。MTJ結構的形成包括：使用CoFeB靶和Al靶二者而執行物理沉積，以提供包括CoFeAlB合金的自由層。

在附圖、說明書和權利要求中更加詳細地描述這些和其他的方面、實施方式和相關的優點。

附圖說明

圖1為圖示了根據所公開技術的實施方式的可變電阻元件的截面圖。

圖2A為示出了根據可比較的示例的包括磁性隧道結(MTJ)結構的可變電阻元件的磁滯回線的示圖，而圖2B為示出根據所公開技術的實施方式的包括MTJ結構的可變電阻元件的磁滯回線的示圖。

圖3為示出了根據可比較示例和所公開技術的實施方式的自由層的阻尼常數的曲線圖。

圖4為示出了根據所公開技術的實施方式的自由層的垂直各向異性場(Hk)和阻尼 常數值的曲線圖。

圖5A為圖示了製造圖1所示的自由層的方法的一個示例的截面圖。

圖5B為圖示了製造圖1所示的自由層的方法的另一個示例的截面圖。

圖6A為圖示了根據所公開技術的實施方式的存儲器件及其製造方法的截面圖。

圖6B為圖示了根據所公開技術的實施方式的存儲器件及其製造方法的截面圖。

圖7為實施基於所公開技術的存儲電路的微處理器的配置圖的示例。

圖8為實施基於所公開技術的存儲電路的處理器的配置圖的示例。

圖9為實施基於所公開技術的存儲電路的系統的配置圖的示例。

圖10為實施基於所公開技術的存儲電路的數據存儲系統的配置圖的示例。

圖11為實施基於所公開技術的存儲電路的存儲系統的配置圖的示例。

具體實施方式

以下將參照附圖來詳細地描述所公開技術的各種示例和實施方式。

附圖並非必須按比例繪製，並且在某些情況下，為了清楚地示出所描述的示例或者實施方式的某些特徵，可能對附圖中至少一些結構的比例做誇大處理。在附圖或描述中呈現具有兩層或多個層的多層結構的特定示例時，所示的這些層的相對位置關係或者排列層的順序反映了所述或所示示例的特定實施方式，並且不同的相對位置關係或者排列層的順序也是可能的。另外，多層結構的所述示例或所示示例可以不反映出存在於特定多層結構中的全部層(例如，一個或多個額外的層可以存在於兩個所示的層之間)。作為特定的示例，當在所述或所示的多層結構中的第一層被提及在第二層「上」或「之上」或者在襯底「上」或「之上」時，第一層可以直接形成在第二層上或者襯底上，但還可以表示一種結構，其中一個或多個其它的中間層可以存在於第一層與第二層之間或者第一層與襯底之間。

如本文中所利用的，術語「可變電阻元件」涉及一種能夠根據施加至其兩個端部的電壓或電流而在不同的電阻狀態之間切換的元件。可變電阻元件可以根據其電阻狀態來存儲不同的數據。因而，可變電阻元件可以用作存儲單元。除了可變電阻元件之外，存儲單元還可以包括選擇元件，所述選擇元件連接至可變電阻元件，並且用於控制對於可變電阻元件的存取。可以採用各種方式來布置這種存儲單元，以形成半導體存儲器。

作為一個示例，可變電阻元件可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間。在這種可變電阻元件中，可以根據施加的電壓或電流來改變自由層的磁化方向，使得自由層的磁化方向能夠改變至與釘扎層的磁化方向平行或反向平行的方向。因而，可變電阻元件能夠在低電阻狀態與高電阻狀態之間切換。如下所述的實施方式旨在提供改進的可變電阻元件，所述元件能夠滿足或增強上述可變電阻元件所需的各種特性。

圖1為圖示了根據所公開技術的實施方式的可變電阻元件的截面圖。

參見圖1，根據所公開技術的實施方式的可變電阻元件100可以包括磁性隧道結(MTJ)結構，該結構包括：自由層120，具有可改變的磁化方向；釘扎層140，具有釘扎的磁化方向；以及隧道阻擋層130，夾在自由層120與釘扎層140之間。

自由層120具有可改變的磁化方向，因而能夠存儲不同的數據。該層還可以稱為存儲層等。自由層120的磁化方向可以與自由層的表面大體上垂直。換言之，自由層120的磁化方向可以與自由層120、隧道阻擋層130以及釘扎層140彼此層疊的方向大體上平行。因而，自由層120的磁化方向在向下方向和向上方向之間變化。可以通過自旋轉移力矩引起自由層120的磁化方向的變化。在本實施方式中，自由層可以包括為鐵磁材料的CoFeAlB合金。在一些實施方式中，Al在CoFeAlB合金中的含量可以小於10％。通過具有包括CoFeAlB合金的自由層120，可以提供各種優點。

與自由層120的磁化方向相比，釘扎層140具有釘扎的磁化方向，並且可以被稱為參考層等。儘管圖1圖示了釘扎層140具有向下的磁化方向，但是釘扎層140還可以具有向上的磁化方向。釘扎層140可以具有包括鐵磁材料的單層或多層的結構。例如，釘扎層140可以包括基於Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金等等，或者釘扎層140可以包括金屬的疊層，例如，Co/Pt或者Co/Pd等。

隧道阻擋層130允許在用於存儲數據的寫入操作中的電子隧穿，使得改變自由層120的磁化方向成為可能。隧道阻擋層130可以包括電介質氧化物，例如，諸如MgO、CaO、SrO、TiO、VO或者NbO等等的氧化物。

如果將電壓或電流施加至上述MTJ結構中的可變電阻元件100的上部和下部，則自由層120的磁化方向可以通過自旋轉移力矩來改變。如果自由層120的磁化方向與釘扎層140的磁化方向平行，則可變電阻元件100可以處於低電阻狀態，並且可以存儲例 如數據『1』。相反地，如果自由層120的磁化方向與釘扎層140的磁化方向反向平行，則可變電阻元件100可以處於高電阻狀態，並且可以存儲例如數據『0』。另外，自由層120和釘扎層140的位置可以倒轉。例如，自由層140可以位於隧道阻擋層130之下，而自由層120可以位於隧道阻擋層130之上。

將參照圖2A至圖4來進一步詳細地描述在本實施方式中把CoFeAlB合金用作自由層120的各種優點。

圖2A為示出了根據可比較的示例的包括磁性隧道結(MTJ)結構的可變電阻元件的磁滯回線的曲線圖，而圖2B為示出了根據本實施方式的包括MTJ結構的可變電阻元件的磁滯回線的曲線圖。

根據可比較的示例的MTJ結構包括作為自由層的CoFeB合金，而根據本實施方式的MTJ結構包括作為自由層的具有小於10％的Al含量的CoFeAlB合金。

參見圖2A和圖2B，可比較示例和本實施方式示出了類似的垂直磁化特性。換言之，當使用CoFeAlB而不是主要用作自由層的CoFeB作為自由層時，自由層的垂直磁化特性不受影響。

圖3示出了根據可比較示例和所公開技術的一個實施方式的自由層的阻尼常數的兩個曲線圖。在圖3中，x軸表示歸一化的Hk(垂直各向異性場)值，而y軸表示歸一化的阻尼常數值。可比較示例的自由層包括CoFeB合金，而本實施方式的自由層包括CoFeAlB合金。

參見圖3，在CoFeB合金的情況下，存在的問題在於，阻尼常數值隨著HK值的增加(即，垂直磁各向異性增加)而增加。相反地，在CoFeAlB合金的情況下，可以看出：當Hk值增加時，阻尼常數值降低。因而，在等於或大於某一水平的Hk值處，CoFeAlB合金可以具有低於CoFeB合金的阻尼常數值的阻尼常數值。正如以下將討論的，阻尼常數值與用於在不同的電阻狀態之間切換所需的電流密度有關，因而能夠通過降低阻尼常數值來改善可變電阻元件的特性。

上述自旋轉移力矩所需的電流密度與阻尼常數成比例。因而，如果自由層的阻尼常數低，則即便在低電流下也能容易地改變自由層的磁化方向。換言之，能夠獲得即便在低驅動電流下也能操作的可變電阻元件。在這種情況下，還存在的優點在於，可以減小與可變電阻元件連接的選擇元件等的尺寸，使得能夠增加包括可變電阻元件和選擇元件的半導體存儲器的集成密度。

圖4為示出了以本實施方式的自由層的Al含量為根據的自由層的垂直各向異性場 (Hk)和阻尼常數值的曲線圖。在圖4中，左側的y軸表示歸一化的Hk值，而右側的y軸表示歸一化的阻尼常數值。正如以下參照圖5A和圖5B所述的，根據本實施方式的自由層可以通過以下方式來形成：將CoFeB層和Al層沉積，並且對被沉積的層進行熱處理，以形成CoFeAlB合金。在圖4中，x軸表示Al層的歸一化的厚度，所述厚度在CoFeB層的厚度固定在恆定值的狀態下改變。

參見圖4，可以看出，如果Al層的厚度與CoFeB層的厚度相比增加，則阻尼常數值改變很小或不改變。然而，隨著Al層的厚度增加，Hk值大大地降低。由於Al層的厚度增加意味著Al在CoFeAlB合金中的含量增加，所以可以看出，Al層的厚度與CoFeB層的厚度之比，即Al在CoFeAlB合金中的含量應當降低至某一水平或者更小，以滿足期望的Hk值和期望的阻尼常數值二者。

在圖4中，兩個曲線圖中的每個具有四個點。在下文中，點被稱為沿著X方向的第一個點至第四個點。在兩個曲線圖的最左側的第一個點分別表示當CoFeB層的厚度大約為1.4nm和Al層的厚度大約為0.05nm時的Hk值和阻尼常數值。在這種情況下，Al在CoFeAlB合金中的含量可以大約為3％-4％。

在兩個曲線圖的第二個點分別表示當CoFeB層的厚度大約為1.4nm和Al層的厚度大約為0.1nm時的Hk值和阻尼常數值。在這種情況下，Al在CoFeAlB合金中的含量可以大約為6％-7％。

在兩個曲線圖的第三個點分別表示當CoFeB層的厚度大約為1.4nm和Al層的厚度大約為0.15nm時的Hk值和阻尼常數值。在這種情況下，Al在CoFeAlB合金中的含量可以大約為9％-10％。

在兩個曲線圖的第四個點分別表示當CoFeB層的厚度大約為1.4nm和Al層的厚度大約為0.2nm時的Hk值和阻尼常數值。在這種情況下，Al在CoFeAlB合金中的含量可以大約為12％-13％。

將上述實驗示例一起考慮，Al在CoFeAlB合金中的含量可以優選地小於10％，以使阻尼常數值和Hk值二者都保持它們期望的水平或範圍。這是因為，如果Al在CoFeAlB合金中的含量大於10％，則Hk值會大大地降低，這是不期望的。在某些實施方式中，Al在CoFeAlB合金中的含量可以大於5％，並且小於10％。這是因為，隨著Al的含量增加，儘管阻尼常數值大體上是恆定的，但阻尼常數值也稍微增加。

在本實施方式中，如果將CoFeAlB合金用作自由層，並且將Al在CoFeAlB合金中的含量控制為小於10％，則能夠保證高垂直磁各向異性和低阻尼常數二者。因而，可以 改善可變電阻元件的存儲特性和操作特性。

再次參見圖1，可變電阻元件100除了MTJ結構之外，還可以包括用於改善MTJ結構特性的各種層或者用於形成MTJ結構的工藝。例如，可變電阻元件100還可以包括：底層110、間隔件層150、磁校正層160以及覆蓋層170。

底層110可以位於MTJ結構之間，並且可以用於改善MTJ結構的特性。例如，底層110可以具有各種晶體結構，使其能夠用於改善設置在底層110上的層(例如，自由層120)的垂直磁性晶體各向異性。該底層110可以具有包括金屬、金屬氮化物或者它們的組合的單層或多層結構。

如果底層110用於改善自由層120的垂直磁各向異性，則當使用包括如本實施方式中所述的CoFeAlB合金的自由層時，底層110的厚度會減小。具體地，在可比較示例中，包括CoFeB合金的自由層形成在底層上，底層應當具有等於或大於某一水平的厚度，使得自由層能夠用於改善自由層的垂直磁各向異性。然而，在包括CoFeAlB合金的自由層120形成在底層110上的本實施方式的情況下，即使當底層110的厚度與可比較示例的底層的厚度相比減小時，也能滿足類似於可比較示例的垂直磁性晶體各向異性。當包括圖2A的CoFeB的自由層行形成在包括AlN的0.8nm厚的底層上時，獲得圖2A中所示的實驗結果。當包括圖2B的CoFeAlB的自由層行形成在包括AlN的0.4nm厚的底層上時，獲得圖2B中所示的實驗結果。從圖2A和圖2B的這些結果中，可以看出：在底層由與可比較示例相同的材料組成時，即使底層的厚度減少至可比較示例的厚度的一半，所公開技術的本實施方式也能夠呈現出類似於可比較示例的垂直磁各向異性。

如上所述，如果底層110的厚度減小，則可以減少在用於形成可變電阻元件100的圖案化工藝中由將底層110的材料再沉積在可變電阻元件100的側壁上所引起的不期望的漏電。另外，能夠減小在用於形成可變電阻元件100的圖案化工藝中的刻蝕時間，因而，能夠減少在可變電阻元件100的側壁中發生的刻蝕缺陷。

磁校正層160能夠用於抵消或降低由在自由層120處或者在自由層120上的釘扎層140所產生的雜散磁場的影響。在這種情況下，能夠降低自由層120上的釘扎層140的雜散磁場的影響，因而能夠降低自由層120內的偏轉磁場。磁校正層160可以具有與釘扎層140的磁化方向反向平行的磁化方向。在本實施方式中，如果釘扎層140具有向下的磁化方向，則磁校正層160可以具有向上的磁化方向。相反地，如果釘扎層140具有向上的磁化方向，則磁校正層160可以具有向下的磁化方向。磁校正層160可以具有包括鐵磁材料的單層或多層的結構。

儘管在本實施方式中的磁校正層160位於釘扎層140之上，但是可以各種方式來改 變磁校正層160的位置。例如，磁校正層160可以位於MTJ結構之下。可替選地，例如，磁校正層160可以位於MTJ結構之上、之下或者旁邊，並且可以與MTJ結構分別地被圖案化。

間隔件層150可以夾在磁校正層160與釘扎層140之間，使得間隔件層能夠用作它們之間的緩衝器，以改善磁校正層160的特性。間隔件層150可以包括貴金屬，例如Ru。

覆蓋層170在用於形成可變電阻元件100的圖案化工藝中用作硬掩模，並且可以包括各種導電材料，例如金屬。例如，覆蓋層170可以由金屬基材料形成，所述金屬基材料在層內引起的針孔缺陷更少，並且相對於溼法刻蝕和/或幹法刻蝕具有高阻抗。例如，覆蓋層170可以包括貴金屬，例如Ru。

同時，可以通過各種方法來形成包括CoFeAlB合金的自由層120，並且這些方法將通過參照圖5A和圖5B的示例來描述。

圖5A為圖示了用於製造圖1所示的自由層的方法的一個示例的截面圖，而圖5B為圖示了用於製造圖1所示的自由層的方法的另一個示例的截面圖。

參見圖5A，具有第一厚度T1的Al層122可以沉積在底層110上。然後，在Al層122上，可以沉積具有大於第一厚度T1的第二厚度T2的CoFeB層124。接著，可以執行熱處理工藝，以使Al層122與CoFeB層124反應，由此形成CoFeAlB合金。可以控制第一厚度T1與第二厚度T2之比，以使Al在CoFeAlB中的含量將小於10％。例如，可以將第一厚度T1與第二厚度T2之比控制為小於大約1:9。

作為另一個示例，儘管在附圖中未示出，但是CoFeAlB也可以通過以下方式來形成：將CoFeB層124沉積在底層110上，在CoFeB層124上形成Al層122，然後使沉積的層經受熱處理工藝。

參見圖5B，CoFeAlB合金還可以通過在底層110上順序地沉積第一CoFeB層124A、Al層122和第二CoFeB層124B，然後使沉積的層經受熱處理工藝來形成。在本文中，第一CoFeB層124A的厚度T2A和第二CoFeB層124B的厚度T2B之和可以與圖5A所示的第二厚度T2大體上相同。

作為另一個示例，儘管在附圖中未示出，但CoFeAlB合金還可以通過將多個CoFeB層和多個Al層交替地沉積，然後使沉積的層經受熱處理工藝來形成。

作為又一個示例，儘管在附圖中未示出，但CoFeAlB合金還可以通過利用CoFeAlB合金靶的物理氣相沉積工藝(例如，濺射工藝)來形成。

作為又一個示例，儘管在附圖中未示出，但CoFeAlB合金還可以通過利用CoFeB靶和Al靶的物理氣相沉積工藝(例如，共濺射工藝)來形成。

可以布置如上所述的多個可變電阻元件100，以形成半導體存儲器。半導體存儲器還可以包括各種部件，包括源自每個可變電阻元件100的兩個端部的線或元件。將通過參照圖6A和圖6B示例來描述該半導體存儲器件。

圖6A為圖示了根據所公開技術的實施方式的存儲器件及其製造方法的截面圖。

參見圖6A，根據該實施方式的存儲器件可以包括：襯底600，其具有形成於其中的某一所需的元件(未示出)，例如，用於控制對於可變電阻元件100的訪問的電晶體；底接觸620，其位於襯底600上，並且將多個可變電阻元件100的每個的下端與襯底600的一部分(例如，電晶體的漏極)連接；可變電阻元件100，其位於每個底接觸620上；以及頂接觸640，其位於多個可變電阻元件100的每個上，並且將多個可變電阻元件100的每個的上端與某一線(未示出)連接，例如位線。

如上所述的存儲器件可以通過以下方法來形成。

首先，可以提供具有形成於其中的電晶體等的襯底，然後可以在襯底600上形成第一層間絕緣層610。接著，可以選擇性地刻蝕第一層間絕緣層610，以形成暴露出襯底600的一部分的孔，此後可以將導電材料填充在孔內，以形成底接觸620。此後，形成可變電阻元件100的材料層可以形成在底接觸620和第一層間絕緣層610之上，然後可以選擇性地刻蝕這些材料層，由此形成可變電阻元件100。在本文中，用於形成可變電阻元件100的材料層的刻蝕可以利用具有強物理刻蝕屬性的工藝來執行，例如，離子束刻蝕(IBE)工藝。接著，可以形成覆蓋可變電阻元件的第二層間絕緣層630。其後，可以選擇性地刻蝕第二層間絕緣層630，以形成暴露出可變電阻元件100的上表面的孔，然後可以將導電材料填充在該孔內，以形成頂接觸640。

在根據該實施方式的存儲器件中，形成可變電阻元件100的所有層可以具有彼此對齊的側壁。這是因為可變電阻元件100通過使用單個掩模的刻蝕工藝而形成。

然而，不同於圖6A所示的實施方式，可變電阻元件100的一部分可以與其它部分分別地被圖案化。在圖6B中圖示了該圖案化工藝。

圖6B為圖示了根據所公開技術的另一個實施方式的存儲器件及其製造方法的截面圖。圖6B所示的實施方式的描述將集中於與圖6A所示的實施方式的不同之處而進行。

參見圖6B，在根據該實施方式的存儲器件中，可變電阻元件100的一部分(例如， 底層110)可以不具有與其餘層的側壁對齊的側壁。底層110可以具有與底接觸625的側壁對齊的側壁。

如圖6B所示的存儲器件可以通過以下方法來形成。

首先，可以在襯底600上形成第一層間絕緣層610，然後可以選擇性地刻蝕第一層間絕緣層610，以形成暴露出襯底600的一部分的孔H。接著，可以形成填充孔H的下部的底接觸625。更具體地，底接觸625可以通過以下方式來形成：將覆蓋其內形成有孔H的結構的導電材料沉積，然後通過回蝕工藝等來去除導電材料的一部分，直到導電材料達到期望的高度為止。接著，可以形成填充其中形成有底接觸625的孔H的其餘空間的底層110。更具體地，底層110的形成可以通過如下方式來完成：形成用於底層110的材料層，所述材料層覆蓋其內形成有底接觸625的所產生的結構，然後執行平坦化工藝，例如，CMP(化學機械拋光)工藝，直到暴露出第一層間絕緣層610的上表面為止。接著，用於形成除了可變電阻元件100的底層110之外的其餘層的材料層可以形成在底層110和第一層間絕緣層610上，然後可以選擇性地刻蝕這些材料層，由此形成可變電阻元件100的其餘部分。後續的工藝與以上參照圖6A所述的工藝大體上相同。

根據該實施方式，可以減小要通過用於形成可變電阻元件100的刻蝕工藝進行刻蝕的厚度，因而可以降低刻蝕工藝的難度。

另外，儘管該實施方式描述了將底層110填充在孔H內的情況，但是如果需要的話，還可以將另外的層(例如，自由層120)填充在孔H內。

此外，在該實施方式中，底層110的上表面的寬度W1可以等於或大於MTJ結構的下表面的寬度W2。因而，MTJ結構的整體可以存在於底層110之上。如果底層110的上表面的寬度W1小於MTJ結構的下表面的寬度W2，則MTJ結構將位於底層110與層間絕緣層610之間的邊界上，因而可能會發生由MTJ結構的一部分的彎曲所引起的故障。例如，如果MTJ結構的隧道阻擋層130彎曲，則MTJ結構的特性可能被奈爾(neel)耦合破壞。然而，在該實施方式中能夠避免這種問題，因為MTJ結構形成在高平坦化的表面上。

如上所述，根據包括所公開技術的實施方式的半導體存儲器的電子設備及其製造方法，能夠改善可變電阻元件的特性。

基於所公開技術的以上和其它的存儲電路或者半導體器件可以用於一些設備或系統中。圖7至圖11提供了能夠實施本文中所公開的存儲電路的設備或系統的一些示例。

圖7為實施基於所公開技術的存儲電路的微處理器的配置圖的示例。

參見圖7，微處理器1000可以執行用於控制和調節一系列處理的任務：從各種外部設備接收數據、處理數據以及將處理結果輸出至外部設備。微處理器1000可以包括：存儲單元1010、操作單元1020、控制單元1030等等。微處理器1000可以是各種數據處理單元，例如中央處理單元(CPU)、圖形處理單元(GPU)、數位訊號處理器(DSP)以及應用處理器(AP)。

存儲單元1010為將數據存儲在微處理器1000內的部件，如處理器寄存器、寄存器等。存儲單元1010可以包括：數據寄存器、地址寄存器、浮點寄存器等。此外，存儲單元1010可以包括各種寄存器。存儲單元1010可以執行暫時地存儲要通過操作單元1020執行運算的數據、執行運算的結果數據以及存儲有執行運算的數據的地址的功能。

存儲單元1010可以包括根據實施方式的上述半導體器件的一個或多個。例如，存儲單元1010可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善存儲單元1010的數據存儲特性。因此，可以改善微處理器1000的操作特性。

操作單元1020可以根據控制單元1030將命令解碼的結果來執行四項算術運算或者邏輯運算。操作單元1020可以包括至少一個算術邏輯單元(ALU)等。

控制單元1030可以從微處理器1000的存儲單元1010、操作單元1020以及外部設備接收信號，執行命令的提取、解碼以及控制微處理器1000的信號的輸入和輸出，以及執行由程序表示的處理。

根據本實施方式的微處理器1000可以額外地包括高速緩衝存儲單元1040，高速緩衝存儲單元1040能夠暫時地存儲從外部設備(而不是存儲單元1010)輸入的數據或者輸出至外部設備的數據。在這種情況下，高速緩衝存儲單元1040可以經由總線接口1050與存儲單元1010、操作單元1020以及控制單元1030交換數據。

圖8為實施基於所公開技術的存儲電路的處理器的配置圖的示例。

參見圖8，處理器1100可以通過包括除了微處理器執行的任務之外的各種功能來改善性能並實現多功能性，微處理器執行用於控制和調節一系列處理的任務為：從各種外部設備接收數據，處理數據以及將處理結果輸出至外部設備。處理器1100可以包括：核心單元1110，其用作微處理器；高速緩衝存儲單元1120，其用於暫時地存儲數據；以及總線接口1130，其用於在內部設備與外部設備之間傳輸數據。處理器1100可以包括各種片上系統(SoC)，例如多核處理器、圖形處理單元(GPU)以及應用處理器(AP)。

本實施方式的核心單元1110為對從外部設備輸入的數據執行算術邏輯運算的部件，並且可以包括：存儲單元1111、操作單元1112以及控制單元1113。

存儲單元1111為將數據存儲在處理器1100內的部件，如處理器寄存器、寄存器等。存儲單元1111可以包括：數據寄存器、地址寄存器、浮點寄存器等。此外，存儲單元1111可以包括各種寄存器。存儲單元1111可以執行暫時地存儲要通過操作單元1112執行運算的數據、執行運算的結果數據以及存儲有執行運算的數據的地址的功能。操作單元1112為在處理器1100內執行運算的部件。操作單元1112可以根據控制單元1113將命令解碼的結果來執行四項算術運算、邏輯運算等。操作單元1112可以包括至少一個算術邏輯單元(ALU)等。控制單元1113可以從處理器1100的存儲單元1111、操作單元1112以及外部設備接收信號，執行命令的提取、解碼、控制處理器1100的信號的輸入和輸出，以及執行由程序表示的處理。

高速緩衝存儲單元1120為暫時地存儲數據以補償以高速操作的核心單元1110與以低速操作的外部設備之間的數據處理速度之差的部件。高速緩衝存儲單元1120可以包括：主存儲部1121、二級存儲部1122以及三級存儲部1123。通常，高速緩衝存儲單元1120包括主存儲部1121和二級存儲部1122，並且在需要高存儲容量的情況下可以包括三級存儲部1123。視情況需要，高速緩衝存儲單元1120可以包括數目增加的存儲部。也就是說，可以根據設計來改變包括在高速緩衝存儲單元1120中的存儲部的數目。主存儲部1121、二級存儲部1122和三級存儲部1123存儲和區分數據的速度可以相同或不同。在各個存儲部1121、1122和1123的速度不同的情況下，主存儲部1121的速度可以最大。高速緩衝存儲單元1120的主存儲部1121、二級存儲部1122和三級存儲部1123中的至少一個存儲部可以包括根據實施方式的上述半導體存儲器中的一個或多個。例如，高速緩衝存儲單元1120可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善高速緩衝存儲單元1120的數據存儲特性。因此，可以改善處理器1100的操作特性。

儘管在圖8中示出了全部的主存儲部1121、二級存儲部1122和三級存儲部1123被配置在高速緩衝存儲單元1120的內部，但是應當注意的是，高速緩衝存儲單元1120的全部的主存儲部1121、二級存儲部1122和三級存儲部1123都可以被配置在核心單元1100的外部，並且可以補償核心單元1110與外部設備之間的數據處理速度之差。同時，應當注意的是，高速緩衝存儲單元1120的主存儲部1121可以設置在核心單元1110的內部，而二級存儲部1122和三級存儲部1123可以配置在核心單元1110的外部，以加強用於補償數據處理速度之差的功能。在另一個實施方式中，主存儲部1121和二級存儲部1122 可以設置在核心單元1110的內部，而三級存儲部1123可以設置在核心單元1110的外部。

總線接口1130為將核心單元1110、高速緩衝存儲單元1120與外部設備連接並且允許數據有效地傳輸的部件。

根據本實施方式的處理器1100可以包括多個核心單元1110，並且多個核心單元1110可以共享高速緩衝存儲單元1120。多個核心單元1110和高速緩衝存儲單元1120可以直接地連接或者經由總線接口1130來連接。多個核心單元1110可以採用與核心單元1110的上述配置相同的方式來配置。在處理器1100包括多個核心單元1110的情況下，高速緩衝存儲單元1120的主存儲部1121可以配置在每個核心單元1110內，與多個核心單元1110的數目相對應，而二級存儲部1122和三級存儲部1123可以配置在多個核心單元1110的外部，以這種方式經由總線接口1130被共享。主存儲部1121的處理速度可以比二級存儲部1122和三級存儲部1123的處理速度快。在另一個實施方式中，主存儲部1121和二級存儲部1122可以配置在每個核心單元1110內，與多個核心單元1110的數目相對應，而三級存儲部1123可以配置在多個核心單元1110的外部，以這種方式經由總線接口1130被共享。

根據本實施方式的處理器1100還可以包括：嵌入式存儲單元1140，存儲數據；通信模塊單元1150，其能夠以有線或無線的方式將數據傳送至外部設備和從外部設備接收數據；存儲器控制單元1160，其驅動外部存儲器件；以及媒體處理單元1170，其處理在處理器1100中處理的數據或者從外部輸入設備輸入的數據，並且將處理的數據輸出至外部接口設備等。此外，處理器1100可以包括多個不同的模塊和器件。在這種情況下，附加的多個模塊可以經由總線接口1130與核心單元1110和高速緩衝存儲單元1120交換數據，並且多個模塊彼此交換數據。

嵌入式存儲單元1140不僅可以包括易失性存儲器，還可以包括非易失性存儲器。易失性存儲器可以包括：DRAM(動態隨機存取存儲器)、移動DRAM、SRAM(靜態隨機存取存儲器)、以及具有與上述存儲器相似功能的存儲器等等。非易失性存儲器可以包括：ROM(只讀存儲器)、或非(NOR)快閃記憶體、與非(NAND)快閃記憶體、相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)、自旋轉移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)、具有相似功能的存儲器。

通信模塊單元1150可以包括：能夠與有線網絡連接的模塊、能夠與無線網絡連接的模塊以及能夠與有線網絡和無線網絡二者連接的模塊。有線網絡模塊可以包括諸如經由傳輸線來發送和接收數據的各種設備的區域網(LAN)、通用串行總線(USB)、乙太網、電力線通信(PLC)等。無線通信模塊可以包括諸如在不需要傳輸線的情況下發送 和接收數據的各種設備的紅外線數據協會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網絡(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬帶網際網路(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等。

存儲器控制單元1160管理和處理根據不同的通信標準在處理器1100與外部存儲設備之間傳送的數據。存儲器控制單元1160可以包括各種存儲器控制器，例如可以控制如下的設備的器件：IDE(集成設備電路)、SATA(串行高級技術附件)、SCSI(小型計算機系統接口)、RAID(獨立磁碟的冗餘陣列)、SSD(固態盤)、eSATA(外部SATA)、PCMCIA(個人計算機存儲卡國際協會)、USB(通用串行總線)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

媒體處理單元1170可以處理在處理器1100中處理的數據或者從外部輸入設備以圖像、聲音和其它形式輸入的數據，並且將數據輸出至外部接口設備。媒體處理單元1170可以包括：圖形處理單元(GPU)、數位訊號處理器(DSP)、高清晰度音頻設備(HD音頻)、高清晰度多媒體接口(HDMI)控制器等。

圖9為實施基於公開技術的存儲電路的系統的配置圖的示例。

參見圖9，系統1200作為用於處理數據的裝置可以執行輸入、處理、輸出、通信、存儲等，以進行對數據的一系列操控。系統1200可以包括：處理器1210、主存儲器件1220、輔助存儲器件1230、接口器件1240等。本實施方式的系統1200可以為使用處理器來操作的各種電子系統，例如，計算機、伺服器、PDA(個人數字助理)、可攜式計算機、上網本、無線電話、行動電話、智慧型電話、數位音樂播放器、PMP(可攜式多媒體播放器)、照相機、全球定位系統(GPS)、攝像機、錄音機、遠程信息處理、視聽(AV)系統、智能電視等。

處理器1210可以將輸入的命令解碼，處理針對存儲在系統1200中的數據的運算、比較等，以及控制這些操作。處理器1210可以包括：微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應用處理器(AP)、數位訊號處理器(DSP)等。

主存儲器件1220為如下的存儲器，其在程序被執行時能夠暫時地存儲、調用和執行來自輔助存儲器件1230的程序代碼或者數據，並且即使電源被切斷也能保持存儲的內容。主存儲器件1220可以包括根據實施方式的上述半導體器件中的一個或多個。例如， 主存儲器件1220可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善主存儲器件1220的數據存儲特性。因此，可以改善系統1200的操作特性。

此外，主存儲器件1220還可以包括當電源被切斷時全部內容被擦除的易失性存儲器類型的靜態隨機存取存儲器(SRAM)、動態隨機存取存儲器(DRAM)等。與此不同，主存儲器件1220可以不包括根據實施方式的半導體器件，而可以包括當電源被切斷時全部內容被擦除的易失性存儲器類型的靜態隨機存取存儲器(SRAM)、動態隨機存取存儲器(DRAM)等。

輔助存儲器件1230為用於存儲程序代碼或者數據的存儲器件。儘管輔助存儲器件1230的速度比主存儲器件1220慢，但是輔助存儲器件1230能夠存儲更大量的數據。輔助存儲器件1230可以包括根據實施方式的上述半導體器件中的一個或多個。例如，輔助存儲器件1230可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善輔助存儲器件1230的數據存儲特性。因此，可以改善系統1200的操作特性。

此外，輔助存儲器件1230還可以包括數據存儲系統(參見圖10中的附圖標記1300)，例如，使用磁性的磁帶、磁碟、使用光學的光碟、使用磁性和光學二者的磁光碟、固態盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。與此不同，輔助存儲器件1230可以不包括根據實施方式的半導體器件，而可以包括數據存儲系統(參見圖10中的附圖標記1300)，例如，使用磁性的磁帶、磁碟、使用光學的光碟、使用磁性和光學二者的磁光碟、固態盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

接口器件1240可以執行本實施方式的系統1200與外部設備之間的命令和數據的交換。接口器件1240可以為按鍵、鍵盤、滑鼠、揚聲器、麥克風、顯示器、各種人機接口設備(HID)、通信設備等。通信設備可以包括：能夠與有線網絡連接的模塊、能夠與無線網絡連接的模塊以及能夠與有線網絡和無線網絡二者連接的模塊。有線網絡模塊可以包括諸如經由傳輸線來發送和接收數據的各種設備的區域網(LAN)、通用串行總線 (USB)、乙太網、電力線通信(PLC)等。無線網絡模塊可以包括諸如在不需要傳輸線的情況下發送和接收數據的各種設備的紅外線數據協會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網絡(USN)、藍牙、射頻識別(RFID)、長期演進(LTE)、近場通信(NFC)、無線寬帶網際網路(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等。

圖10為實施基於所公開技術的存儲電路的數據存儲系統的配置圖的示例。

參見圖10，數據存儲系統1300可以包括：具有非易失性特性的存儲器1310作為存儲數據的部件；控制存儲器1310的控制器1320；用於與外部設備連接的接口1330；以及用於暫時地存儲數據的暫時存儲器件1340。數據存儲系統1300可以為盤型，例如硬碟驅動(HDD)、光碟只讀存儲器(CDROM)、數字多功能光碟(DVD)、固態盤(SSD)等，以及數據存儲系統1300可以為卡型，例如USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

存儲器件1310可以包括半永久地存儲數據的非易失性存儲器。非易失性存儲器可以包括：ROM(只讀存儲器)、或非快閃記憶體、與非快閃記憶體、相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)、磁性隨機存取存儲器(MRAM)等。

控制器1320可以控制存儲器件1310與接口1330之間的數據交換。為此，控制器1320可以包括處理器1321，處理器1321用於執行對從數據存儲系統1300的外部經由接口1330輸入的命令進行處理的操作等。

接口1330執行在數據存儲系統1300與外部設備之間的命令和數據的交換。在數據存儲系統1300為卡型的情況下，接口1330可以與在如下設備中使用的接口兼容，所述設備例如USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等，或者與在類似於上述設備的設備中使用的接口兼容。在數據存儲系統1300為盤型的情況下，接口1330可以與如下的接口兼容，例如IDE(集成設備電路)、SATA(串行高級技術附件)、SCSI(小型計算機系統接口)、eSATA(外部SATA)、PCMCIA(個人計算機存儲卡國際協會)、USB(通用串行總線)等，或者與類似於上述接口的接口兼容。接口1330可以與彼此具有不同類型的一個或多個接口兼容。

暫時存儲器件1340可以暫時地存儲數據，以用於根據與外部設備、控制器和系統 的接口的多樣化和高性能而在接口1330與存儲器件1310之間高效地傳送數據。用於暫時地存儲數據的暫時存儲器件1340可以包括根據實施方式的上述半導體器件中的一個或多個。暫時存儲器件1340可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善暫時緩衝存儲器1340的數據存儲特性。因此，可以改善數據存儲系統1300的操作特性和數據存儲特性。

圖11為實施基於所公開技術的存儲電路的存儲系統的配置圖的示例。

參見圖11，存儲系統1400可以包括：具有非易失性特性的存儲器1410作為存儲數據的部件；控制存儲器1410的存儲器控制器1420；用於與外部設備等連接的接口1430。存儲系統1400可以為卡型，例如固態盤(SSD)、USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等。

用於存儲數據的存儲器1410可以包括根據實施方式的上述半導體器件中的一個或多個。例如，存儲器1410可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善存儲器1410的數據存儲特性。因此，可以改善存儲系統1400的操作特性和存儲特性。

此外，根據本實施方式的存儲器1410還可以包括具有非易失性特性的ROM(只讀存儲器)、或非快閃記憶體、與非快閃記憶體、相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(RRAM)、磁性隨機存取存儲器(MRAM)等。

存儲器控制器1420可以控制在存儲器1410與接口1430之間的數據交換。為此，存儲器控制器1420可以包括處理器1421，處理器1421用於執行對從存儲系統1400的外部經由接口1430輸入的命令進行處理的操作。

接口1430執行在存儲系統1400與外部設備之間的命令和數據的交換。接口1430可以與在如下設備中使用的接口兼容，所述設備例如，USB存儲器(通用串行總線存儲器)、安全數字(SD)卡、迷你安全數字(mSD)卡、微型安全數字(微型SD)卡、安全數字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等，或者接口1430可以與在類似於上述設備的設備中使用的接口兼容。接口1430可以與彼此具有不同類型的一個或多個接口兼容。

根據本實施方式的存儲系統1400還可以包括緩衝存儲器1440，緩衝存儲器1440用於根據與外部設備、存儲器控制器和存儲系統的接口的多樣化和高性能而在接口1430與存儲器1410之間高效地傳送數據。例如，用於暫時地存儲數據的緩衝存儲器1440可以包括根據實施方式的上述半導體器件的一個或多個。緩衝存儲器1440可以包括磁性隧道結(MTJ)結構，該結構包括：自由層，具有可改變的磁化方向；釘扎層，具有釘扎的磁化方向；以及隧道阻擋層，夾在自由層與釘扎層之間，其中，自由層包括CoFeAlB合金。經由此，可以改善緩衝存儲器1440的數據存儲特性。因此，可以改善存儲系統1400的操作特性和存儲特性。

此外，根據本實施方式的緩衝存儲器1440還可以包括：具有易失性特性的SRAM(靜態隨機存取存儲器)、DRAM(動態隨機存取存儲器)等；以及具有非易失性特性的相變隨機存取存儲器(RRAM)、電阻式隨機存取存儲器(RRAM)、自旋轉移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)等。與此不同，緩衝存儲器1440可以不包括根據實施方式的半導體器件，而可以包括：具有易失性特性的SRAM(靜態隨機存取存儲器)、DRAM(動態隨機存取存儲器)等；以及具有非易失性特性的相變隨機存取存儲器(RRAM)、電阻式隨機存取存儲器(RRAM)、自旋轉移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)等。

本文件中公開的基於存儲器件的圖7至圖11中的電子設備或系統的以上示例的特徵可以在各種設備、系統或應用中實施。一些示例包括：行動電話或者其它的可攜式通信設備、平板電腦、筆記本或者膝上型計算機、遊戲機、智能電視機、TV機頂盒、多媒體伺服器、具有或不具有無線通信功能的數位照相機、具有無線通信性能的手錶或者其它的可佩戴設備。

儘管本專利文件包括很多細節，但是這些細節不應當解釋為是對於任何發明的範圍或者要求保護的範圍的限制，更確切地說，而應當解釋為對可以是特定於具體發明的具體實施例的特徵描述。在本專利文件中的各個實施例的上下文中所述的某些特徵也可以在單個實施例中結合實施。相反地，在單個實施例的上下文中描述的各種特徵也可以單獨地實施在多個實施例中或者採用任何適合的子組合來實施。此外，儘管以上特徵可能被描述為用作某些組合，且甚至最初這樣被要求保護，但是要求保護的組合中的一個或多於一個特徵在一些情況下可從該組合中被去除，並且該要求保護的組合可以涉及子組合或者子組合的變體。

類似地，儘管在附圖中以特定的次序描繪了操作，但是這不應當理解為需要以所示的特定次序或者順序次序來執行這種操作或者執行全部所示的操作來實現期望的結果。此外，在本專利文件中所述的實施例中的各種系統部件的分離不應當理解為在所有的實 施例中需要這種分離。

僅描述了一些實施方式和示例。基於在該專利文件中所描述和圖示的能夠作出其它的實施方式、改進和變體。