具有分離的寫入和讀取位線的非易失性存儲器的製作方法

2023-11-30 22:09:06 1

專利名稱：具有分離的寫入和讀取位線的非易失性存儲器的製作方法
技術領域：
本發明大體上涉及非易失性存儲器(NVM)。更具體來說，本發明涉及通過分離位線來增強非易失性存儲器位單元的性能。
背景技術：
·
非易失性存儲器(NVM)位單元(例如eFUSE位單元)具有用於對位單元進行讀取和寫入操作的單一位線和用於讀取和寫入操作的單一存取電晶體。然而，讀取和寫入操作具有不同操作特性，當設計NVM位單元時，此產生衝突。下文將參看圖I來描述常規的NVM位單元。圖I為說明常規的非易失性存儲器位單元的電路示意圖。NVM位單元100包括熔絲元件102和存取電晶體104。熔絲元件102耦合到位線112和存取電晶體104。存取電晶體104的柵極耦合到字線114。NVM位單元中的寫入操作涉及最好由低電阻位線處置的大電流。另外，用於寫入操作的存取電晶體佔據大的裸片區域以處置大電流。低電阻、大位線具有大的電容。舉例來說，一些常規位線具有若干微微法拉的電容。NVM位單元中的讀取操作涉及最好由低電容位線處置的小感測電流。因此，當設計用於讀取和寫入操作的NVM位單元時，出現設計衝突。用於寫入操作的位線的大電容導致低的讀取速度和高的平均讀取電流和浪湧讀取電流。由於NVM位單元共享用於讀取和寫入操作的單一位線，所以NVM位單元不能經設計用於高電壓操作與低電壓操作兩者。另外，在NVM位單元的單一位線上操作多個電壓(寫入電壓和讀取電壓)增加了耦合到NVM位單元的周邊電路的複雜性。NVM位單元的替代性設計包括差動布置。圖2為說明具有差動感測的常規非易失性存儲器位單元的電路示意圖。NVM位單元200包括耦合到奇數位線206的熔絲元件202和耦合到偶數位線226的熔絲元件222。存取電晶體204耦合到熔絲元件202且由奇數字線214來控制。存取電晶體224耦合到熔絲元件222且由偶數字線234來控制。儘管所述差動設計可增加讀取性能，但添加第二位線增加了位線的電阻，因為在裸片上的可用導線層(例如，金屬層)由奇數位線206和偶數位線226共享。當將較少的導線層指派給一位線時，所述位線的電阻增加。因此，需要較可靠和較高性能的非易失性存儲器位單元
發明內容
根據一個實施例，非易失性存儲器(NVM)位單元包括耦合到寫入位線的第一 NVM一次性寫入元件。所述位單元還包括將第一 NVM—次性寫入元件耦合到接地的第一寫入存取電晶體。所述第一寫入存取電晶體的柵極耦合到寫入字線。所述位單元還包括將第一NVM 一次性寫入元件耦合到讀取位線的第一讀取存取電晶體。所述第一讀取存取電晶體的柵極耦合到讀取字線。根據另一實施例，一種從非易失性存儲器(NVM) —次性寫入元件進行讀取的方法包括將耦合到NVM —次性寫入元件的寫入位線偏置到零。所述方法還包括將高信號施加到讀取字線以接通將NVM—次性寫入元件耦合到讀取位線的讀取存取電晶體。所述方法進一步包括感測穿過NVM —次性寫入元件的電流以確定NVM —次性寫入元件的狀態。根據進一步實施例，一種寫入到非易失性存儲器(NVM) —次性寫入元件的方法包括將寫入電壓施加到耦合到NVM —次性寫入元件的寫入位線。所述方法還包括將高信號施加到寫入字線以接通寫入存取電晶體從而導致電流流過NVM—次性寫入元件。
根據又一實施例，一種設備包括非易失性存儲器(NVM) —次性寫入元件。所述設備還包括用於寫入到NVM —次性寫入元件的裝置，其耦合到所述NVM —次性寫入元件。所述設備進一步包括將NVM —次性寫入元件耦合到接地的寫入電晶體。所述寫入電晶體的柵極耦合到寫入字線。所述設備還包括用於從NVM—次性寫入元件進行讀取的裝置。所述設備進一步包括將NVM—次性寫入元件耦合到讀取裝置的讀取電晶體。所述讀取電晶體的柵極耦合到讀取字線。此已概述(而非廣泛地)本發明的特徵和技術優點以便可更好地理解下文的詳細描述。將在下文描述本發明的額外特徵和優點。所屬領域的技術人員應了解，本發明可容易用作修改或設計用於進行本發明的相同目的的其它結構的基礎。所屬領域的技術人員還應認識到，此些等效建構不脫離如在附加的權利要求書中所闡述的本發明的教示。當結合附圖進行考慮時，從以下描述將更好地理解據信為本發明的特性的新穎特徵(關於其組織和操作方法)連同進一步目標和優點。然而，應明確理解，所述圖中的每一者僅出於說明和描述的目的而被提供且不意欲界定本發明的限制。


為了更全面地理解本發明，現對結合附圖進行的以下描述作出參考。圖I為說明常規非易失性存儲器位單元的電路示意圖。圖2為說明具有差動感測的常規非易失性存儲器位單元的電路示意圖。圖3為根據一個實施例的說明示範性非易失性存儲器位單元的電路示意圖。圖4為根據一個實施例的說明具有差動感測的示範性非易失性存儲器位單元的電路不意圖。圖5為根據一個實施例的說明一示範性非易失性存儲器位單元陣列的電路示意圖。圖6為根據一個實施例的說明與示範性非易失性存儲器位單元等效的電路的電路不意圖。圖7為根據一個實施例的說明隨位單元高度而變的位單元電阻的曲線圖。圖8為展示其中可有利地使用本發明的一實施例的示範性無線通信系統的方框圖。圖9為根據一個實施例的說明用於半導體組件的電路、布局和邏輯設計的設計工作站的方框圖。
具體實施例方式具有用於讀取和寫入操作的單獨物理位線的非易失性存儲器(NVM)位單元與單一位線NVM位單元相比提供經改進的讀取和寫入性能。所述NVM位單元中的位線中的每一者經設計以用於讀取或寫入操作。因此，在讀取操作期間提供低位線電容且在寫入操作期間提供低電阻。圖3為說明根據一個實施例的示範性非易失性存儲器位單元的電路示意圖。NVM位單元300包括耦合到寫入位線322的存儲器元件302。存儲器元件302可為(例如)熔絲、反熔絲、eFUSE或磁性隧道結(MTJ)。根據一個實施例，存儲器元件302為一次性寫入裝 置，其每位單元至多被寫入一次。寫入存取電晶體306耦合到存儲器元件302和接地。寫入存取電晶體306的柵極耦合到寫入字線316。讀取存取電晶體304耦合到存儲器元件302和讀取位線324。讀取存取電晶體304的柵極耦合到讀取字線314。根據一個實施例，讀取位線324為經設計以用於高性能讀取操作的低電容位線。根據一個實施例，寫入位線322為經設計以用於高電流寫入操作的低電阻位線。可通過將金屬層添加到寫入位線322來減小寫入位線322的電阻。可通過隔離讀取位線324且將低信號置於讀取字線314上而對存儲器元件302執行寫入操作。寫入電壓被施加到寫入位線322且高信號被施加到寫入字線316。根據一個實施例，寫入電壓為I. 8伏且高信號為I. O伏。寫入存取電晶體306接通以允許電流從寫入位線322流過存儲器元件302到達耦合到寫入存取電晶體306的接地。根據一個實施例，存儲器元件302為熔絲元件且穿過存儲器元件302的電流切斷熔絲，從而在讀取操作期間在存儲器元件302處導致開路。可通過將低信號置於寫入字線316上而對存儲器元件302執行讀取操作。通過列保持器(未圖示)而將寫入位線322偏置到零且將高信號施加到讀取字線314。根據一個實施例，高信號為I. O伏。讀取存取電晶體304接通以使電流從寫入位線322傳導穿過存儲器元件302到達讀取位線324。可測量穿過存儲器元件302的電流的量以確定存儲器元件302的狀態。舉例來說，如果存儲器元件302為熔絲且無電流通過存儲器元件302，則存儲器元件可為「O」。或者，如果存儲器元件302為熔絲且電流通過存儲器元件302，則存儲器元件可為「I」。根據一個實施例，通過將一電壓施加到讀取位線324來感測穿過存儲器元件302的電流。如果讀取位線324的電壓顯著升高，則存儲器元件302為開路。如果讀取位線324的電壓不顯著升高，則存儲器元件302為短路。圖3的示範性NVM位單元設計通過在NVM位單元300中放置低電容讀取位線324來改進讀取性能。額外讀取位線324和讀取存取電晶體304佔據額外裸片區域，然而，由讀取存取電晶體304佔據的裸片區域顯著小於由寫入存取電晶體306佔據的裸片區域。因此，由圖3的示範性NVM位單元設計300佔據的總裸片區域並未顯著增加。根據另一實施例，一讀取位線被添加到差動NVM位單元設計。圖4為說明根據一個實施例的具有差動感測的示範性非易失性存儲器位單元的電路示意圖。差動NVM位單元400包括寫入位線430。寫入位線430耦合到存儲器元件402、412且由所述存儲器元件402、412共享。存儲器元件402耦合到讀取存取電晶體404和寫入存取電晶體406。寫入存取電晶體406將存儲器元件402耦合到接地且由偶數寫入字線410來控制。讀取存取電晶體404將存儲器元件402耦合到偶數讀取位線444且由偶數讀取字線408來控制。存儲器元件412耦合到寫入存取電晶體416和讀取存取電晶體414。寫入存取電晶體416將存儲器元件412耦合到接地且由奇數寫入字線420來控制。讀取存取電晶體414將存儲器元件412耦合到奇數讀取位線442且由奇數讀取字線418來控制。在差動NVM位單元中的讀取操作期間，可將穿過存儲器元件412的所感測電流與穿過存儲器元件402的所感測電流進行比較。舉例來說，運算放大器(未圖示)可比較偶數讀取位線444與奇數讀取位線442上存在的電壓。差動NVM位單元400包括單一寫入位線430，寫入位線430具有低電阻。通過減少在寫入位線430與其它寫入位線(未圖示)之間共享的資源(例如，金屬線)來最小化·或減小單一寫入位線430的電阻。讀取位線442、444經設計以具有低電容，從而在不影響NVM位單元400處置大電流讀取操作的能力的情況下改進讀取操作。圖5為說明根據一個實施例的示範性非易失性存儲器位單元陣列的電路示意圖。陣列500包括許多位單元570。每一位單元(例如,位單元570)包括稱合到讀取存取電晶體504和寫入存取電晶體506的存儲器元件502。位單元570的存儲器元件502耦合到寫入位線WBL0。寫入存取電晶體506的柵極516耦合到寫入字線WWL0，且讀取存取電晶體504的柵極514耦合到讀取字線RWL0。讀取存取電晶體504將存儲器元件502耦合到讀取位線RBL0。寫入存取電晶體506將存儲器元件502耦合到源極線SL0，源極線SLO可(例如)耦合到接地。位單元570沿對應於位線RBLO和WBL0、RBL1和WBLl以及RBLn和WBLn的列550、552、554而重複。儘管在陣列500中僅展示三個列,但可存在額外列。位單元570還沿對應於字線 RWLO 和 WWL0、RWL1 和 WWL1、RWL2 和 WWL2 以及 RWLn 和 WffLn 的行 560、562、564、566
而重複。儘管在陣列500中僅展示四個行，但可存在額外行。具有單獨的寫入路徑和讀取路徑的非易失性存儲器(NVM)位單元允許更好的讀取操作性能、更低的讀取操作電力消耗和更快速的讀取操作速度。另外，使低電壓讀取操作路徑與高電壓寫入操作路徑分離顯著地降低了周邊電路複雜性，從而導致由周邊電路消耗的裸片面積減小。可通過經由選擇非正方形位單元幾何形狀來最小化或減小電阻而進一步改進NVM位單元的性能。圖6為說明根據一個實施例的與示範性NVM位單元等效的電路的電路示意圖。電阻602表示晶片級寄生電阻，電阻606表示位線電阻，且電阻612表示源極寄生電阻。電晶體604表示列選擇電晶體，且電晶體610表示程序電晶體。存儲器元件608耦合於位線電阻606與程序電晶體610之間。當選擇位單元幾何形狀時，出現位單元的高度與位單元的寬度之間的取捨。較高的位單元導致較低的程序電晶體電阻610，但導致較高的位線電阻606。較短的位單元導致較高的程序電晶體電阻610但導致較低的位線電阻606。對於給定的位單元寬度而言，由下式給出位線電阻606和程序電晶體電阻610的有效電阻Reff=n*Rm*y+Rds/(f*y),
其中η為每位線的行數，Rm為每單位高度的位線電阻,y為位單元高度,Rds為程序電晶體線性電阻，且f為位單元布局內部的布局指狀物(layout fingers)的數目。圖7為說明根據一個實施例的隨位單元高度而變的位單元電阻的曲線圖。曲線圖700在線702上說明隨位單元高度而變的有效電阻。曲線圖700還在線704上說明隨位單元高度而變的位單元大小。曲線圖700演示最小電阻並非總是在最小單元高度下實現。圖8為展示其中可有利地使用本發明的一實施例的示範性無線通信系統800的方框圖。出於說明的目的，圖8展示三個遠程單元820、830和850和兩個基站840。將認識至IJ，無線通信系統可具有多得多的遠程單元和基站。遠程單元820、830和850包括IC裝置825A、825C和825B，IC裝置825A、825C和825B包括所揭示的非易失性存儲器。將認識到，含有IC的任何裝置還可包括此處所揭示的非易失性存儲器位單元，包括基站、切換裝置和網絡設備。圖8展示從基站840到遠程單元820、830和850的前向鏈路信號880，和從遠程單元820、830和850到基站840的反向鏈路信號890。 在圖8中，將遠程單元820展示為行動電話，將遠程單元830展示為可攜式計算機，且將遠程單元850展示為無線本地環路系統中的固定位置遠程單元。舉例來說，遠程單元可為行動電話、手持式個人通信系統(PCS)單元、例如個人數據助理的可攜式數據單元、具備GPS功能的裝置、導航裝置、機頂盒、音樂播放器、視頻播放器、娛樂單元、例如儀表讀取設備等固定位置數據單元，或存儲或檢索數據或計算機指令的任何其它裝置，或其任何組合。儘管圖8說明根據本發明的教示的遠程單元，但本發明不限於這些示範性所說明單元。本發明的實施例可合適地用於包括存儲器裝置的任何裝置中。圖9為說明用於半導體組件(例如，如上文所揭示的非易失性存儲器位單元)的電路、布局和邏輯設計的設計工作站的方框圖。設計工作站900包括含有作業系統軟體、支持文件和例如Cadence或OrCAD的設計軟體的硬碟901。設計工作站900還包括用以促進電路910或半導體組件912(例如非易失性存儲器)的設計的顯示器。提供存儲媒體904用於有形地存儲電路設計910或半導體組件912。電路設計910或半導體組件912可以例如⑶SII或GERBER的文件格式存儲於存儲媒體904上。存儲媒體904可為⑶-ROM、DVD、硬碟、快閃記憶體或其它適當裝置。此外，設計工作站900包括用於接受來自存儲媒體904的輸入或將輸出寫入到存儲媒體904的驅動設備903。記錄於存儲媒體904上的數據可規定邏輯電路配置、用於光刻掩蔽的圖案數據或例如電子束光刻的串行寫入工具的掩蔽圖案數據。數據可進一步包括例如與邏輯仿真相關聯的時序圖或網狀電路的邏輯驗證數據。在存儲媒體904上提供數據通過減少用於設計半導體晶片的過程的數目來促進電路設計910或半導體元件912的設計。對於固件和/或軟體實施方案來說，可使用執行本文中所描述的功能的模塊(例如，程序、函數等等)來實施方法。有形地體現指令的任何機器可讀媒體均可用於實施本文中所描述的方法。舉例來說，軟體代碼可存儲於存儲器中且由處理器單元來執行。存儲器可實施於處理器單元內或處理器單元外部。如本文中所使用，術語「存儲器」指代任何類型的長期存儲器、短期存儲器或其它存儲器且將不限於任何特定類型的存儲器或存儲器數目或其上存儲有存儲器的媒體的類型。如果以固件和/或軟體來實施，則可將所述功能作為一個或一個以上指令或代碼而存儲於計算機可讀媒體上。實例包括編碼有數據結構的計算機可讀媒體和編碼有電腦程式的計算機可讀媒體。計算機可讀媒體包括物理計算機存儲媒體。存儲媒體可為可由計算機存取的任何可用媒體。舉例來說且非限制，此些計算機可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其它光碟存儲裝置、磁碟存儲裝置或其它磁性存儲裝置，或可用以存儲呈指令或數據結構形式的所要程序代碼且可由計算機存取的任何其它媒體；如本文中所使用，磁碟和光碟包括壓縮光碟(CD)、雷射光碟、光碟、數字多功能光碟(DVD)、軟盤和藍光光碟，其中磁碟通常以磁性方式再現數據，而光碟用雷射以光學方式再現數據。以上各者的組合也應包括於計算機可讀媒體的範圍內。除存儲於計算機可讀媒體上之外，可將指令和/或數據作為信號而提供於通信設備中所包括的傳輸媒體上。舉例來說，通信設備可包括具有指示指令和數據的信號的收發器。指令和數據經配置以致使一個或一個以上處理器實施權利要求書中所概述的功能。儘管已陳述特定電路，但所屬領域的技術人員將了解，實踐本發明並不需要所有
所揭示的電路。此外，尚未描述某些眾所周知的電路以集中於本發明。類似地，儘管本描述在某些地方提到邏輯「O」和邏輯「 1」，但所屬領域的技術人員應了解，可在不影響本發明的操作的情況下切換邏輯值，相應地調整電路的剩餘部分。儘管已詳細描述本發明和其優點，但應理解，可在不脫離如由所附權利要求書所界定的本發明的技術的情況下在本文中進行各種改變、替代和更改。舉例來說，關於襯底或電子裝置而使用關係術語，例如「在…上方」和「在…下方」。當然，如果使襯底或電子裝置反轉，則「在…上方」變成「在…下方」，且「在…下方」變成「在…上方」。另外，如果側向地定向，則「在…上方」和「在…下方」可指代襯底或電子裝置的側面。此外，本申請案的範圍無意被限制於說明書中所描述的過程、機器、製造、物質組成、手段、方法和步驟的特定實施例。如一般所屬領域的技術人員將容易從本發明了解，根據本發明，可利用當前存在或日後將開發的執行與本文中所描述的對應實施例實質上相同的功能或實現實質上相同的結果的過程、機器、製造、物質組成、手段、方法或步驟。因此，所附權利要求書意欲在其範圍內包括此些過程、機器、製造、物質組成、手段、方法或步驟。
權利要求
1.一種非易失性存儲器NVM位單元，其包含 第一 NVM —次性寫入元件，其耦合到寫入位線； 第一寫入存取電晶體，其將所述第一 NVM —次性寫入元件耦合到接地，所述第一寫入存取電晶體的柵極耦合到寫入字線；以及 第一讀取存取電晶體，其將所述第一 NVM—次性寫入元件耦合到讀取位線，所述第一讀取存取電晶體的柵極耦合到讀取字線。
2.根據權利要求I所述的位單元，其中所述NVM—次性寫入元件為以下各者中的至少一者熔絲、反熔絲和磁性隧道結MTJ。
3.根據權利要求I所述的位單元，其進一步包含 第二 NVM —次性寫入元件，其耦合到所述寫入位線； 第二寫入存取電晶體，其將所述第二 NVM —次性寫入元件耦合到所述接地，所述第二寫入存取電晶體的柵極耦合到奇數寫入字線；以及 第二讀取存取電晶體，其將所述第二 NVM —次性寫入元件耦合到奇數讀取位線，所述第二讀取存取電晶體的柵極耦合到奇數讀取字線， 其中所述第一 NVM —次性寫入元件耦合到偶數讀取位線且所述第一讀取存取電晶體的所述柵極耦合到偶數讀取字線。
4.根據權利要求I所述的位單元，其中所述讀取位線為低電容線且所述寫入位線為低電阻線。
5.根據權利要求I所述的位單元，其中所述位單元佔據非正方形裸片區域。
6.根據權利要求I所述的位單元，其中所述位單元被集成到存儲器陣列中。
7.根據權利要求6所述的位單元，其中所述存儲器陣列被集成到以下各者中的至少一者中行動電話、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、計算機、手持式個人通信系統PCS單元、可攜式數據單元和固定位置數據單元。
8.一種從非易失性存儲器NVM—次性寫入元件進行讀取的方法，所述方法包含 將耦合到所述NVM —次性寫入元件的寫入位線偏置到零； 將高信號施加到讀取字線以接通將所述NVM —次性寫入元件耦合到讀取位線的讀取存取電晶體；以及 感測穿過所述NVM —次性寫入元件的電流以確定所述NVM —次性寫入元件的狀態。
9.根據權利要求8所述的方法，其中通過列保持器來執行偏置所述寫入位線。
10.根據權利要求8所述的方法，其進一步包含將低信號置於耦合到所述NVM—次性寫入元件的寫入存取電晶體的寫入字線上。
11.根據權利要求8所述的方法，其進一步包含將穿過所述NVM—次性寫入元件的所述所感測電流與穿過不同的NVM —次性寫入元件的第二所感測電流進行比較。
12.根據權利要求8所述的方法，其進一步包含將所述NVM—次性寫入元件集成到以下各者中的至少一者中行動電話、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、計算機、手持式個人通信系統PCS單元、可攜式數據單元和固定位置數據單元。
13.—種寫入到非易失性存儲器NVM—次性寫入元件的方法，所述方法包含 將寫入電壓施加到耦合到所述NVM—次性寫入元件的寫入位線；以及 將高信號施加到寫入字線以接通寫入存取電晶體，從而致使電流流過所述NVM —次性寫入元件。
14.根據權利要求13所述的方法，其進一步包含 隔離讀取位線；以及 將低信號施加到讀取字線以關斷讀取存取電晶體。
15.根據權利要求13所述的方法，其進一步包含將所述NVM—次性寫入元件集成到以下各者中的至少一者中行動電話、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、計算機、手持式個人通信系統PCS單元、可攜式數據單元和固定位置數據單元。
16.—種設備,其包含 非易失性存儲器NVM —次性寫入元件； 用於寫入到所述NVM —次性寫入元件的裝置，其耦合到所述NVM —次性寫入元件；寫入電晶體，其將NVM—次性寫入元件耦合到接地，所述寫入電晶體的柵極耦合到寫入字線； 用於從所述NVM —次性寫入元件進行讀取的裝置；以及 讀取電晶體，其將所述NVM —次性寫入元件耦合到所述讀取裝置，所述讀取電晶體的柵極耦合到讀取字線。
17.根據權利要求16所述的設備，其中所述NVM—次性寫入元件為以下各者中的至少一者熔絲、反熔絲、eFUSE和磁性隧道結MTJ。
18.根據權利要求16所述的設備，其中所述讀取裝置具有低電容且所述寫入裝置具有低電阻。
19.根據權利要求16所述的設備，其中所述NVM—次性寫入元件被集成到存儲器陣列中。
20.根據權利要求19所述的設備，其中所述存儲器陣列被集成到以下各者中的至少一者中行動電話、機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、計算機、手持式個人通信系統PCS單元、可攜式數據單元和固定位置數據單元。
全文摘要
非易失性存儲器NVM位單元的讀取和寫入操作具有不同的最佳參數，從而在所述NVM位單元的設計期間產生衝突。所述NVM位單元中的單一位線阻止最佳的讀取性能。可通過在兩條位線之間分離NVM位單元中的讀取路徑和寫入路徑來改進讀取性能。所述NVM位單元的讀取位線具有低電容，以用於改進讀取操作速度和減小電力消耗。所述NVM位單元的寫入位線具有低電阻以處置在寫入操作期間存在的大電流。所述NVM位單元的存儲器元件可為熔絲、反熔絲、eFUSE或磁性隧道結。可使用差動感測讀取操作來進一步增強讀取性能。
文檔編號G11C17/18GK102959637SQ201180032494
公開日2013年3月6日 申請日期2011年6月28日 優先權日2010年6月28日
發明者葉辛·泰爾齊奧盧 申請人:高通股份有限公司