提升處理器的數值比較效率方法及數值比較處理器的製造方法
2023-12-07 06:39:06 3
提升處理器的數值比較效率方法及數值比較處理器的製造方法
【專利摘要】本發明是一種提升處理器的數值比較效率方法及數值比較處理器，其中該處理器主要包含一數據內存、一比較單元及一指令單元；該數據內存暫存多組可改寫的臨界值，令處理器在接收電子裝置輸出的待檢測數字數值後，讀取數據內存臨界值以與該待檢測數字數值直接比對後輸出比對代碼，再由該指令單元依據比對代碼執行對應的程序功能；因此，本發明處理器不必再以固件程序逐步而緩慢的依序判斷該待測數字數值與預設臨界值的大小關係，而能提升處理效率。
【專利說明】提升處理器的數值比較效率方法及數值比較處理器
【技術領域】
[0001]本發明涉及一種處理器檢測數字數值範圍的技術，特別涉及一種提升處理器的數值比較效率方法及應用於電子裝置的數值比較處理器。
【背景技術】
[0002]一般處理器10，如圖4所示，主要包含有一數據內存11、一算術邏輯運算單元12、一累加器121及一指令單元30，其中該指令單元包含有一程序內存31、指令暫存器32、一指令解碼器33及一程序計數器34，其中該算術邏輯運算單元12配合該指令單元30以固件進行數值比較。
[0003]如圖5所示，為處理器10以固件進行數值比較的流程，首先該處理器10在數據內存11中儲存有一上標值及一下標值，當接收外部輸入的待檢測數字數值後，一併儲存至該數據內存11 (S50)，當該處理器10執行該數值範圍比較流程時，該8位元的邏輯運算單元30自數據內存11先讀取待檢測數字數值FDO的高8位元FDOH與該上標值的高8位元AH進行比對(S51)，若大於時(FD0H>AH)，則代表該待測數字數值FDO高於上標值，而執行對應功能程序A(S511);若不大於，則進一步判斷是否等於(FDOH=AH) (S52)，若不相等，則代表該待測數字數值FDO沒有大於上標值的可能；若相等，則進一步讀取待檢測數字數值的低8位元FDOL與上標值的低8位元AL進行比對(S53)，若大於(FD0L>AL)，則同樣代表該待測數字數值FDO高於上標值，而執行對應功能程序A(S511);若不大於，則代表該待測數字數值FDO沒有大於上標值的可能。
[0004]當該待測數字數值FDO沒有大於上標值的可能，要接著讀取待檢測數字數值的高8位元FDOH比對該下標值的高8位元BH(S54)，若小於時(FD0H〈BH)，則代表該待測數字數值FDO低於下標值，而執行對應功能程序B(S541);若不小於，則進一步判斷是否相等(S55);若不相等，則代表待檢測數字數值FDO介於上、下標值，因此執行對應功能程序C(S551);若相等(FDOH=BH)，則讀取待檢測數字數值的低8位元FDOL與下標值的低8位元BL進行比對(S56)，若小於(FD0L〈BL)，則同樣代表該待測數字數值FDO低於下標值，而執行對應功能程序B(S541)。若待檢測數字數值的高8位元FDOH不小於該下標值的高8位元BL,則代表待檢測數字數值FDO介於上、下標值，因此執行對應功能程序C(S551)。
[0005]下面進一步提供對應此一流程的程序碼:
[0006]
【權利要求】
1.一種提升處理器的數值比較效率方法，包含有: 接收一待檢測數字數值； 利用一比較單元對該待檢測數字數值及多組預設臨界值進行比較，並輸出比對代碼；及 依據比對代碼執行對應的功能程序。
2.如權利要求1所述的方法，上述多組臨界值及比對代碼均暫存在處理器的數據內存，其中多組臨界值可改寫。
3.如權利要求1或2所述的方法，其中該比對代碼的位元數少於待檢測數字數值的位元數。
4.如權利要求3所述的方法，該比較單元預設二組臨界值分別為上標數值及下標數值，各臨界值位元數與待檢測數字數值的位元數相同，且該比較單元包含有三組輸入端，以分別並列接收待檢測數字數值及上、下標數值，並包含有二輸出端，以二位元表示比對代碼。
5.如權利要求4所述的方法，上述比較單元輸出比對代碼步驟包含有: 自數據內存讀取待檢測數字數值的高位元與該上標值的高位元進行比對；若大於時，則代表該待測數字數值高於上標值，而輸出第一比對代碼，並儲存至數據內存中； 若待檢測數字數 值的高位元不大於該上標值的高位元，則進一步判斷二者是否相等； 若不相等，則代表該待測數字數值沒有大於上標值的可能； 若相等，則進一步讀取待檢測數字數值的低位元與上標值的低位元進行比對； 若待檢測數字數值的低位元大於上標值的低位元，則該待測數字數值高於上標值，而輸出第一比對代碼，並儲存至數據內存中；若不大於，則該待測數字數值沒有大於上標值的可能； 讀取待檢測數字數值的高位元及該下標值的高位元進行比對；若小於時，代表該待測數字數值低於下標值，而產生第二比對代碼，並儲存至數據內存；反之，則進一步比對二者是否相等； 若不相等，代表該待測數字數值落在上標值與下標值之間，而產生第三比對代碼； 若相等，則進一步讀取待檢測數字數值的低位元與下標值的低位元進行比對； 若待檢測數字數值的低位元小於下標值的低位元，則代表該待測數字數值低於下標值，而產生第二比對代碼；若不小於，則代表該待測數字數值落在上標值與下標值之間，而產生第三比對代碼。
6.如權利要求5所述的方法，上述依據比對代碼執行對應的功能程序的步驟包含有: 在處理器的程序內存儲存有對應比對代碼的多段功能程序； 將比對代碼加入處理器的程序計數器，獲得一新的地址，以指向並執行該程序內存中新地址的功能程序。
7.一種應用於電子裝置的數值比較處理器，包含有: 一數據內存，儲存有多組臨界值； 一比較單元，連接該電子裝置並接收其輸出的待檢測數字數值，且該比較單元連接該數據內存以讀取多組臨界值，來對該待檢測數字數值進行比較，並輸出比對代碼後儲存至該數據內存；及一指令單元，連接該數據內存，讀取該比對代碼並依據該比較代碼執行對應的程序功倉泛。
8.如權利要求7所述的一種應用於電子裝置的數值比較處理器，該數據內存儲存的多組臨界值可改寫。
【文檔編號】G06F9/44GK103809958SQ201210548321
【公開日】2014年5月21日 申請日期:2012年12月17日 優先權日:2012年11月5日
【發明者】謝文裕, 鄭世宏 申請人:義隆電子股份有限公司