半導體器件耐壓結構的製作方法

2024-03-29 04:36:05 1

本發明涉及半導體器件技術領域，特別是涉及一種半導體器件耐壓結構。

背景技術：

在半導體器件中，若需要在較高電壓下工作時，需將一部分電極通過高壓互聯線與外圍的高壓母線連接。若高壓互聯線在半導體器件表面覆蓋的區域下方包含有源區，則當高壓互聯線與高壓母線連接後，高壓會通過接觸孔經過介質層、場氧化層而傳遞到有源區中，從而可能導致有源區發生擊穿最終使得整個半導體器件失效。因此，對於需要在較高電壓下工作的半導體器件來說，版圖中會設置一片專用於布置上述高壓互聯線的區域。

為防止半導體器件擊穿，高壓互聯線覆蓋區域的下方(以下簡稱半導體器件耐壓結構)不能包含有源區，而只能包含漂移區。這部分漂移區則能通過場氧化層和介質層而感應出相應的高壓，若這部分漂移區的擊穿電壓大於所感應出的高壓，即可通過漂移區來耗盡高壓，從而使半導體器件不再受到高壓的影響。因此，高壓互聯的關鍵在於提高此半導體器件耐壓結構的擊穿電壓，並使得半導體器件耐壓結構的擊穿電壓大於半導體器件的耐壓。

圖1為傳統方法中以高壓橫向擴散金屬氧化物半導體器件為例，其中的半導體器件耐壓結構100的剖視圖，包括：P型襯底101、起隔離作用的埋氧化層108、N型頂層矽102、作為半導體器件源極襯底的P阱103、作為半導體器件漏極緩衝層的N阱104、用於布置高壓互聯線的金屬層105、介質層107、場氧化層106。圖2為傳統高壓橫向擴散金屬氧化物半導體器件的俯視圖，其中半導體器件耐壓結構100與器件有效工作區域500是隔離開的，即高壓互聯線沒有覆蓋有源區區域。在傳統的方法中，通過增加介質層107和場氧化層106的厚度來提高整個半導體器件耐壓結構100的擊穿電壓，然而這種方法對於高壓和超高壓的應用有局限性，一般只能應用於工作電壓低於300V的半導體器件中。

技術實現要素：

基於此，本發明提供一種半導體器件耐壓結構，能夠使半導體器件在更高的電壓下工作。

一種半導體器件耐壓結構，包括用於布置高壓互聯線的高壓互聯區域，且所述高壓互聯區域下方依次為金屬層、介質層、場氧化層、漂移區除有源區之外的區域，所述半導體器件耐壓結構還包括若干導體場板、若干半絕緣電阻場板；

所述導體場板位於所述半絕緣電阻場板上方，且所述導體場板處於所述介質層中；所有所述半絕緣電阻場板均與所述場氧化層相鄰；所述導體場板與所述半絕緣電阻場板構成若干電容器，且任一所述電容器至少能與另一所述電容器傳送能量。

在其中一個實施例中，所述導體場板位於第一層，所述半絕緣電阻場板位於第二層；最接近用於連接高壓互聯線的電極的導體場板與所述電極用導體連接；在與任一所述半絕緣電阻場板最接近的兩個所述導體場板中，靠近用於接高壓互聯線的電極的所述導體場板與所述半絕緣電阻場板通過導體連接，而另一所述導體場板與所述半絕緣場板構成電容器。

在其中一個實施例中，所述半絕緣電阻場板位於第一層、所述導體場板至少位於兩層；任一所述導體場板至少與相鄰層中的另一所述導體場板構成電容器；在與任一所述半絕緣電阻場板最接近的兩個所述導體場板中，靠近用於接高壓互聯線的電極的所述導體場板與所述半絕緣電阻場板通過導體連接，而另一所述導體場板與所述半絕緣場板構成電容器。

在其中一個實施例中，同一層中的各所述導體場板大小相同且按相同的間隔依次排列。

在其中一個實施例中，將所有所述導體場板、半絕緣電阻場板投影至所述漂移區表面後，在形成的投影圖形中，在對應所述漂移區除有源區之外的表面區域上沒有空隙。

在其中一個實施例中，各所述半絕緣電阻場板大小相同並按相同的間隔依 次排列。

在其中一個實施例中，所有所述半絕緣電阻場板構成的區域大小或等於所述漂移區除有源區之外的區域。

在其中一個實施例中，任意相鄰的兩個所述半絕緣電阻場板之間的距離均介於0.3至0.8微米之間。

在其中一個實施例中，所述導體場板為金屬場板。

在其中一個實施例中，所述半絕緣電阻場板為多晶矽場板。

對於上述半導體器件耐壓結構來說，導體場板位於半絕緣電阻場板上方，且導體場板處於介質層中，導體場板與半絕緣電阻場板構成若干電容器。當導體場板感應到高壓並通過電容效應傳遞時，由於任一電容器至少能與另一電容器傳送能量，因此最終高壓會分散於各電容器中。而由於傳遞過程中存在能量消耗，因此分散於各電容器中的電壓即會減弱，從而使得半絕緣電阻場板下方形成較弱的電場。同時，由於半絕緣電阻場板均與場氧化層相鄰，即半絕緣電阻場板對有源區表面的電場具有的調製作用，因此在半絕緣電阻場板下方形成較弱的電場的情況下，由於半絕緣電阻場板的調製作用，即使得漂移區表面的電場也會較弱，從而在整體上減小了漂移區表面承受的高壓，提高了半導體器件的擊穿電壓，使得半導體器件能夠在更高的電壓下工作。

附圖說明

圖1為傳統半導體器件耐壓結構的剖視圖。

圖2為傳統半導體器件的俯視圖。

圖3為一實施例的半導體器件耐壓結構的剖視圖。

圖4為傳統半導體器件耐壓結構形成的電場分布圖。

圖5為圖3所示實施例的半導體器件耐壓結構形成的電場分布圖。

圖6為傳統半導體器件耐壓結構的擊穿電壓測試曲線。

圖7為圖3所示實施例的半導體器件耐壓結構中只設有半絕緣電阻場板情況下的擊穿電壓測試曲線。

圖8為圖3所示實施例的半導體器件耐壓結構的擊穿電壓測試曲線。

圖9為另一實施例的半導體器件耐壓結構的剖視圖。

具體實施方式

為了更清楚的解釋本發明提供的半導體器件耐壓結構，以下結合實施例作具體的說明。在以下實施例中，半導體器件耐壓結構設置於半導體器件中，用於提高半導體器件的擊穿電壓，且以橫向擴散金屬氧化物半導體為例進行說明。

本發明提供的半導體器件耐壓結構，包括用於布置高壓互聯線的高壓互聯區域，且該高壓互聯區域下方依次為金屬層、介質層、場氧化層、漂移區除有源區之外的區域，該半導體器件耐壓結構還包括若干導體場板、若干半絕緣電阻場板。

其中，導體場板位於半絕緣電阻場板的上方，且導體場板處於介質層中。所有半絕緣電阻場板均與場氧化層相鄰。導體場板與半絕緣電阻場板構成若干電容器，且任一電容器至少能與另一電容器傳送能量。

對於上述半導體器件耐壓結構來說，導體場板位於半絕緣電阻場板上方，且導體場板處於介質層中，導體場板與半絕緣電阻場板構成若干電容器。當導體場板感應到高壓並通過電容效應傳遞時，由於任一電容器至少能與另一電容器傳送能量，因此最終高壓會分散於各電容器中。而由於傳遞過程中存在能量消耗，因此分散於各電容器中的電壓即會減弱，從而使得半絕緣電阻場板下方形成較弱的電場。同時，由於半絕緣電阻場板均與場氧化層相鄰，即半絕緣電阻場板對有源區表面的電場具有的調製作用，因此在半絕緣電阻場板下方形成較弱的電場的情況下，由於半絕緣電阻場板的調製作用，即使得漂移區表面的電場也會較弱，從而在整體上減小了漂移區表面承受的高壓，提高了半導體器件的擊穿電壓，使得半導體器件能夠在更高的電壓下工作。

以下將以兩種實施例來具體解釋本發明提供的半導體器件耐壓結構。

圖3示出了一實施例的半導體器件耐壓結構的剖視圖。其中，該半導體器件耐壓結構包括：P型襯底201、埋氧化層209、N型頂層矽202、P阱203、N阱204、若干半絕緣電阻場板205、若干導體場板206、金屬層207、介質層208a、場氧化層208b。

其中，埋氧化層209起隔離作用。P型襯底201可以使用重摻雜，同時由於P型襯底201被埋氧化層209與其餘部分隔離開，所以對半導體器件的擊穿特性影響較小。N型頂層矽202，作為半導體器件的漂移區，可通過調節濃度來提高整個半導體器件器件的擊穿電壓。P阱203，是源極的襯底。N阱204，是漏極的緩衝層。金屬層207上方為高壓互聯區域，該高壓互聯區域用於布置高壓互聯線。介質層208a、場氧化層208b均為絕緣材料。

其中，漏極用於接高壓互聯線，介質層208a的厚度同傳統的方法一樣，採取加厚的方式以提高擊穿電壓。需要說明的是，由於本實施例中在介質層208a中設置了若干半絕緣電阻場板205、若干導體場板206，因此介質層208a本身就是採用了加厚的方式，以便容納若干半絕緣電阻場板205、若干導體場板206。場氧化層208b的厚度低於介質層208a的厚度。如圖3所示，高壓互聯區域下方依次為金屬層207、介質層208a、場氧化層208b、N型頂層矽202位於P阱203和N阱204之間的區域，即漂移區除有源區之外的區域。

本實施例提供的半導體器件耐壓結構，是在傳統加厚介質層208a的基礎上，引入多層場板來進一步提高半導體器件的擊穿電壓。

其中，各半絕緣電阻場板205排列於第二層，且均與場氧化層208b相鄰。由於各半絕緣電阻場板205與場氧化層208b相鄰，所以半絕緣電阻場板205對漂移區表面的電場有調製作用。

另外，位於第一層的各導體場板206均位於介質層208a中接近金屬層207的位置，並在各半絕緣電阻場板205之上。在所有導體場板206中，最接近用於接高壓互聯線的電極的導體場板206與該電極用導體連接，如圖3所示，即最右端的導體場板206與漏極相連。

同時在與任一半絕緣電阻場板205最接近的兩個導體場板206中，靠近上述電極的導體場板206與該半絕緣電阻場板205通過導體連接，而另一導體場板206與該半絕緣場板205構成電容器。在本實施例中，任一半絕緣電阻場板205均與位於其右上方的導體場板206垂直相連，而與位於其左上方的導體場板206構成電容器，即形成交疊電容。

需要說明的是，由於半絕緣電阻場板205若與上方的兩個導體場板206同 時有相對的部分，則與這兩個導體場板206同時構成兩部分電容器，而由於絕緣電阻場板205與導體場板206的材料性質不同，在同一半絕緣電阻場板205上形成的兩個電容之間的關係存在不穩定的情況，因此在本實施例中將任一半絕緣電阻場板205均與位於其右上方的導體場板206垂直相連，還可以消除上述不穩定的因素，從而使得任一半絕緣電阻場板205上只存在一種電容。

因此，對於本實施例提供的半導體器件耐壓結構，一方面，當導體場板206感應到高壓後，即會將電壓傳遞至與其相連的半絕緣電阻場板205，之後半絕緣電阻場板205又會通過電容效應將一部分電壓傳遞至左上方的另一導體場板206，以此類推，最終高壓將會分散於各導體場板206和半絕緣電阻場板205中，且由於存在能量消耗，半絕緣電阻場板205下方最終形成較弱的電場，進而在半絕緣電阻場板205對漂移區表面電場調製的作用下，使得漂移區表面的電場也呈較弱的電場分布，有效削弱了高壓對半導體器件內部漂移區的影響。

另一方面，當漏極連接高壓互聯線後，與漏極相連的導體場板206即會通過漏極首先形成帶電位場板，並使得與其相連的半絕緣電阻場板205帶有同樣電位，之後該半絕緣電阻場板205左上方的導體場板206也會由於電容效應，隨之帶有一定的電位。依次類推，最終所有的導體場板206和半絕緣電阻場板205都會成為帶電位場板。而由於在各級場板中傳遞電壓時存在能量消耗，因此，最終在半絕緣電阻場板205的下方形成逐漸遞減的電勢分布，進而在半絕緣電阻場板205對漂移區表面電場調製的作用下，使得漂移區表面的電場也呈逐漸遞減的電勢分布，有效削弱了高壓對半導體器件內部漂移區的影響，在整體上減小了漂移區表面承受的高壓，提高了半導體器件的擊穿電壓，從而使得半導體器件能夠在更高的電壓下工作，同時更有益於實現高低壓器件的互聯。

另外，由於各半絕緣電阻場板205內部電場是均勻分布的，因此，在各半絕緣電阻場板205附近的電勢逐漸下降的基礎上，在半絕緣電阻場板205的調製作用下，還可以使得對應任一半絕緣電阻場板205附近漂移區表面的電場均勻分布，從而減小因出現電場密集區域而發生擊穿的可能性。

需要說明的是，在不同的工作電壓或其他情況下，通過調整半絕緣電阻場板205的大小及相互之間的間隔、各導體場板206的大小及相互之間的間隔， 即可調整交疊電容的大小，進而使得整個電場分布達到最佳的狀態。

同時，各半絕緣電阻場板205的厚度越大，其內部的電場越均勻，但半絕緣電阻場板205的厚度需保證半絕緣電阻場板205與相應的導體場板206之間的間隔能夠保持電容效應。另外，場氧化層208b的厚度越薄，半絕緣電阻場板205對漂移區表面電場的調製作用越明顯，但場氧化層208b的厚度需保證半絕緣電阻場板205中不會有電流直接流向漂移區。

具體的，各半絕緣電阻場板205的大小相同，且按相同的間隔依次排列，如此，半絕緣電阻場板205則會感應出相對均勻分布的電場。那麼在半絕緣電阻場板205的調製作用下，就能夠避免漂移區表面因出現電場密集區域而發生擊穿的現象。在上述情況下，該半導體器件耐壓結構，一方面在半絕緣電阻場板205與導體場板206之間依次傳遞電壓的情況下，使得漂移區表面形成逐漸遞減的電勢分布；另一方面，由於半絕緣電阻場板205能夠均勻分布電場，因此最終使得漂移區表面的電場在逐漸遞減的基礎上又均勻分布，既削弱了高壓對漂移區的影響，又能避免漂移區表面因出現電場密集區域而發生擊穿的現象，從而進一步提高了半導體器件的擊穿電壓。

需要說明的是，半絕緣電阻場板205之間的距離越小，由所有半絕緣電阻場板205產生的電場就越均勻。在本實施例中，任意相鄰的兩個半絕緣電阻場板205之間的距離介於0.3至0.8微米之間。

具體的，第二層中由所有半絕緣電阻場板205構成的整個區域等於漂移區除有源區之外的區域。如圖3所示，漂移區除有源區之外的區域即為N型頂層矽202位於P阱203和N阱204之間的區域。這樣做的好處是，漂移區上承受高壓的區域越大，則半導體器件能夠承受的高壓值就越大，從而進一步提高整個半導體器件的擊穿電壓。另外，所有半絕緣電阻場板205構成的區域沒有覆蓋在有源區上，從而可以保證有源區不會受到高壓的影響。

另外，在其他情況下，例如電壓較低，第二層中由所有半絕緣電阻場板205構成的整個區域也可小於漂移區除有源區之外的區域，只要保證半導體器件不會擊穿即可。

具體的，導體場板206為金屬場板，半絕緣電阻場板205為多晶矽場板。

在其他情況下，導體場板206也可由其他類型的導體製成，例如可導電的合金。半絕緣電阻場板205也可由其他半絕緣的材料製成，只要能夠保證產生均勻的電場即可。

需要說明的，本實施例提供的半導體器件耐壓結構不僅適用於橫向擴散金屬氧化物半導體中，還適用於其他類型的半導體器件中，例如以體矽或碳化矽作為襯底材料的半導體器件，或者快恢復二極體、絕緣柵雙極電晶體等，只要在各半導體器件中對應高壓互聯線的下方絕緣層中按與本實施例相同的原理設置導體場板206和半絕緣電阻場板205，就同樣會提高各半導體器件的擊穿電壓。

為了驗證本發明提供的半導體器件耐壓結構的擊穿電壓，發明人通過模擬仿真軟體在將高壓互聯線連接高壓後，對傳統和本發明提供的半導體器件耐壓結構分別進行二維模擬仿真，圖4示出了傳統半導體器件耐壓結構形成的電場分布圖，圖5示出了一實施例的半導體器件耐壓結構形成的電場分布圖。

由圖4、圖5可以看出，傳統的半導體器件耐壓結構中在左側出現電場線聚集的情況，因此在這一區域容易發生擊穿的現象。而在本發明提供的半導體器件耐壓結構中，從漏極到源極之間的電場線密度逐漸變小，也就是電勢逐漸變小，同時電場線分布在整體上呈現均勻過渡的趨勢，變化平滑，沒有出現電場線聚集的情況。因此，在電場線分布情況中，本發明提供的半導體器件耐壓結構較傳統方法有了較大程度的提升。

同時，為了進一步驗證本發明提供的半導體器件耐壓結構的耐壓性能，發明人還對傳統方法和本發明提供的高壓半導體耐壓結構的擊穿電壓進行了驗證。圖6為傳統半導體器件耐壓結構的擊穿電壓測試曲線。圖7為一實施例的半導體器件耐壓結構只設有半絕緣電阻場板205情況下的擊穿電壓測試曲線。圖8為一實施例的半導體器件耐壓結構的擊穿電壓測試曲線。

由圖6、圖7、圖8所示，傳統的半導體器件耐壓結構的擊穿電壓為170V左右，一實施例的半導體器件耐壓結構只設有半絕緣電阻場板205情況下的擊穿電壓為552V，而一實施例的半導體器件耐壓結構的擊穿電壓為650V左右，並且發明人還測出使用一實施例提供的半導體器件耐壓結構的半導體器件的擊穿電壓為580V。由此可以得出，本發明通過採用導體場板206和半絕緣電阻場 板205，使得半導體器件耐壓結構具有較高的擊穿電壓，同時滿足半導體器件耐壓結構的擊穿電壓大於半導體器件的擊穿電壓。因此在耐壓性方面，較傳統的半導體器件耐壓結構有了較大的提升，由此可得出本發明提供的半導體器件耐壓結構具有較高的擊穿電壓，進而提高了半導體器件的擊穿電壓。

圖9示出了另一實施例的半導體器件耐壓結構的剖視圖，該半導體器件耐壓結構包括：P型襯底301、埋氧化層307、N型頂層矽302、P阱303、N阱304、若干半絕緣電阻場板305、若干導體場板306、金屬層309、介質層308b、場氧化層308a。

其中，埋氧化層307起隔離作用。P型襯底301可以使用重摻雜，同時由於P型襯底301被埋氧化層307與其餘部分隔離開，所以對半導體器件的擊穿特性影響較小。N型頂層矽302，作為半導體器件的漂移區，可通過調節濃度來提高整個半導體器件器件的擊穿電壓。P阱303，是源極的襯底。N阱304，是漏極的緩衝層。金屬層309上方為高壓互聯區域，該高壓互聯區域用於布置高壓互聯線。介質層308b、場氧化層308a均為絕緣材料。

其中，漏極用於接高壓互聯線，介質層308b的厚度同傳統的方法一樣，採取加厚的方式以提高擊穿電壓。需要說明的是，由於本實施例中在介質層308b中設置了若干半絕緣電阻場板305、若干導體場板306，因此介質層308b本身就是採用了加厚的方式，以便容納上述若干半絕緣電阻場板305、若干導體場板306。場氧化層208b的厚度低於介質層208a的厚度。場氧化層308a的厚度低於介質層308b的厚度。如圖9所示，高壓互聯區域下方依次為金屬層309、介質層308b、場氧化層308a、N型頂層矽302位於P阱303和N阱304之間的區域，即漂移區除有源區之外的區域。

本實施例提供的半導體器件耐壓結構，是在傳統加厚介質層308b的基礎上，引入多層複合型場板來進一步提高半導體器件的擊穿電壓。

其中，各半絕緣電阻場板305排列於第一層，且均與場氧化層308a表面相鄰。由於半絕緣電阻場板305的下方僅有場氧化層308a，因此各半絕緣電阻場板305對漂移區表面的電場有調製作用。

各導體場板306位於介質層308b中，且從金屬層309下方開始，依次排列 形成多層結構，最下層的各導體場板306均位於各半絕緣電阻場板305之上。

同時，任一導體場板306至少與相鄰層中的另一導體場板306構成電容器。其中，導體場板306可以與相鄰層中的一個導體場板306構成電容器，或者同時與相鄰層中相鄰的兩個導體場板306分別構成兩個電容器，只要保證每一層中的任一導體場板306均與位於下方的一個導體場板306構成電容器即可。由於各導體場板306的性能相同，所以當導體場板306同時與相鄰層中相鄰的兩個導體場板306分別構成兩個電容器時，該導體場板306上的電容即為兩個串聯的電容之和，因此兩個電容不會存在相互抵消的情況，從而不會影響增強擊穿電壓的效果。

在與任一半絕緣電阻場板305最接近的兩個導體場板306中，靠近用於連接高壓互聯線的電極的導體場板306與該半絕緣電阻場板305通過導體連接，而另一導體場板306與該半絕緣場板305構成電容器。在本實施例中，任一半絕緣電阻場板305均與位於其右上方的導體場板306垂直相連，而與位於其左上方的導體場板306構成電容器，即形成交疊電容。

需要說明的是，由於半絕緣電阻場板305若與上方的兩個導體場板306同時有相對的部分，則會與這兩個導體場板306同時構成兩個電容器，而半絕緣電阻場板305與導體場板306的材料性質不同，在同一半絕緣電阻場板305上形成的兩個電容之間的關係存在不穩定的情況，因此在本實施例中將任一半絕緣電阻場板305與位於其右上方的導體場板306垂直相連，還可以消除上述不穩定的因素，使得任一半絕緣電阻場板305上只存在一種電容的情況。

當高壓互聯線連接高壓後，從最上層的導體場板306開始，由於電容效應會逐漸向下面相鄰層的導體場板306傳遞感應電壓，並最終傳遞至最底層的半絕緣電阻場板305。由於電壓在向下傳遞的過程中，會消耗能量，所以最終傳遞至半絕緣電阻場板305上的感應電壓的電壓值較低。同時由於半絕緣電阻場板305對漂移區表面的電場有調製作用，因此，最終使得漂移區表面的整個電場電勢較低，從而有效削弱了高壓對漂移區的影響，提高了半導體器件的擊穿電壓，進而使得半導體器件能夠在更高的電壓下工作，同時也更易於實現高低壓器件的互聯。

另外，由於各半絕緣電阻場板305內部電場是均勻分布的，因此在各半絕緣電阻場板305調製的作用下，還可以使得漂移區表面對應每一半絕緣電阻場板305附近的電場均勻分布，從而降低電路密集區域的出現的可能性，進一步提高半導體器件的擊穿電壓。

具體的，同一層中的各導體場板306大小相同，且按相同的間隔依次排列，且各半絕緣電阻場板305的大小相同，且按相同的間隔依次排列。在這種情況下，在每一層中由各導體場板306形成的電場都是均勻分布，而且位於第一層的所有半絕緣電阻場板305形成的電場也呈均勻分布。那麼，在高壓從最上層的導體場板306開始逐漸向下傳遞至最底層的半絕緣電阻場板305後，在半絕緣電阻場板305附近形成的電場不僅電勢較低而且均勻分布。由於電場均勻分布能夠避免因出現電場密集區域而容易擊穿的現象，因此，該半導體器件耐壓結構既能削弱高壓對漂移區的影響，又能避免漂移區表面因出現電場密集區域而發生擊穿的現象，從而進一步提高了半導體器件的擊穿電壓。

具體的，將所有導體場板306、半絕緣電阻場板305投影至漂移區表面後，在形成的投影圖形中，在對應漂移區除有源區之外的表面區域上沒有空隙。也就是說，各層中任意相鄰兩個場板之間的空隙，總會有其它層的場板位於與該空隙相對的位置上，從而將漂移區與介質層308b完全隔離開。

當半導體器件在工作時，金屬層309和介質層308b會產生很多可動離子，這些可動離子均帶有一定的電位，同時由於半導體器件在工作時會產生自熱效應，而這些可動離子會在自熱效應的作用下向漂移區進行擴散，當這些可動離子多到一定程度時，會導致半導體器件的失效，從而嚴重影響半導體器件的可靠性。因此，在本實施例中，通過設置多層複合型場板，將漂移區與介質層308b完全隔離開，屏蔽了可動離子的運動，從而可以提高半導體器件工作的可靠性。

需要說明的是，在不同的工作電壓或其他情況下，通過調整各半絕緣電阻場板305的大小及相互之間的間隔、各導體場板306的大小及相互之間的間隔、各層之間的間隔，均可調整各電容的大小，進而使得整個電場分布達到最佳的狀態。另外，各半絕緣電阻場板305之間的距離越小，由所有半絕緣電阻場板305產生的電場越均勻。在本實施例中，各半絕緣電阻場板305之間的距離介於 0.3至0.8微米之間。

同時，各半絕緣電阻場板305的厚度越大，其內部的電場越均勻，但各半絕緣電阻場板305的厚度需保證各半絕緣電阻場板305與相應的導體場板306之間的間隔能夠保持電容效應。另外，場氧化層308a的厚度越薄，半絕緣電阻場板305對漂移區表面電場的調製作用越明顯，但場氧化層308a的厚度需保證半絕緣電阻場板305不會有電流直接流向漂移區。

具體的，由所有半絕緣電阻場板305構成的整個區域等於漂移區除有源區之外的區域。如圖9所示，漂移區除有源區之外的區域即為N型頂層矽302位於P阱303和N阱304之間的區域。這樣做的好處是，漂移區上承受高壓的區域越大，則漂移區能夠承受的高壓值就越大，從而進一步提高整個半導體器件的擊穿電壓。另外，所有半絕緣電阻場板305構成的區域沒有覆蓋在有源區上，從而保證有源區不會受到高壓的影響。

在其他情況下，例如電壓較低，由所有半絕緣電阻場板305構成的整個區域也可小於漂移區除有源區之外的區域，只要保證半導體器件不會擊穿即可。

具體的，導體場板306為金屬場板，半絕緣電阻場板305為多晶矽場板。

在其他情況下，導體場板306也可由其他類型的導體製成，例如可導電的合金。半絕緣電阻場板305也可由其他半絕緣的材料製成，只要能夠保證產生均勻的電場即可。

需要說明的，本實施例提供的高壓半導體耐壓結構不僅適用於橫向擴散金屬氧化物半導體中，還適用於其他類型的半導體器件中，例如以體矽或碳化矽作為襯底材料的半導體器件，或者快恢復二極體、絕緣柵雙極電晶體等，只要在各半導體器件中對應高壓互聯線的下方絕緣層中按與本實施例相同的原理設置導體場板306和半絕緣電阻場板305，就同樣會提高各半導體器件的擊穿電壓。

以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。

以上實施例僅表達了本發明的幾種實施方式，其描述較為具體，但並不能因此而理解為對發明專利範圍的限制。應指出的是，對於本領域的普通技術人 員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附權利要求為準。