Led移相調光電路及led控制器的製作方法
2024-03-07 01:50:15
專利名稱：Led移相調光電路及led控制器的製作方法
技術領域：
本實用新型的實施例涉及ー種調光電路，特別是涉及ー種LED移相調光電路。
背景技術：
發光二極體(Light Emitting Diode LED)因其具有體積小、功耗低、發光效率高、壽命長等諸多優點而被廣泛應用於各種電子產品的顯示設備中。LED調光技術主要分為模擬調光和PWM調光，目前普遍採用PWM調光技術。PWM調光技術是通過改變佔空比達到調光的目的。在現有技術中，常常是多路LED通道的驅動信號同步對應PWM輸入信號，即所有的LED同步地導通和關斷。這使得LED在導通和關斷之間的變化太過急劇，影響顯示品質。同時，現有技術中，調光電路輸出的多路LED驅動信號的佔空比與PWM輸入信號的佔空比一致，只能實現移相，而不能實現對多路LED驅動信號佔空比的改變。
實用新型內容考慮到現有技術的ー個或者多個問題，提出了ー種LED移相調光電路和LED移相調光方法。根據本實用新型的實施例，提出了ー種LED移相調光電路，其特徵在於，包括延時信號產生電路，在輸入端接收ー PWM輸入信號，並在輸出端提供多對置位信號和復位信號；以及多個鎖存器，每個鎖存器的輸入端連接到所述延時信號產生電路的輸出端，分別對應接收所述多對置位信號和復位信號，並在輸出端輸出多路彼此間具有相位差的PWM輸出信號。根據本實用新型的實施例，所述PWM輸入信號在每個周期的佔空比相等；且所述PWM輸出信號與所述PWM輸入信號的佔空比相等。根據本實用新型的實施例，所述延時信號產生電路包括倍頻電路，在其輸入端接收PWM輸入信號，並在輸出端輸出倍頻信號；上升沿延時信號產生電路，一個輸入端耦接到所述倍頻電路的輸出端，接收所述倍頻信號，另ー輸入端接收所述PWM輸入信號，並在輸出端提供多個置位信號；以及下降沿延時信號產生電路，一個輸入端耦接到所述倍頻電路的輸出端，接收所述倍頻信號，另ー輸入端接收所述PWM輸入信號，並在輸出端提供多個復位信號。根據本實用新型的實施例，所述的LED移相調光電路還包括反饋控制電路，電連接在所述下降沿延時信號產生電路和所述多個鎖存器輸出端之間，接收所述下降沿延時信號產生電路的第一組復位信號和至少部分所述PWM輸出信號的反饋，並據此產生提供給鎖存器的所述多個復位信號。根據本實用新型的實施例，所述反饋控制電路包括下降沿檢測電路，在輸入端接收部分所述PWM輸出信號的反饋，在輸出端輸出使能信號；第一計數器，輸入端耦接到所述下降沿檢測電路的輸出端，接收所述使能信號和所述下降沿延時信號產生電路中的中斷計數位，並在輸出端輸出第一計數信號；解碼器，輸入端耦接到所述第一計數器的輸出端，接收所述第一計數信號，在輸出端輸出第二組復位信號；或門陣列，一個輸入端耦接到下降沿延時信號產生電路的輸出端，接收所述第一組復位信號，另ー輸入端耦接到所述解碼器的輸出端，接收第二組復位信號，並進行或運算，在輸出端輸出所述多個復位信號。根據本實用新型的實施例，所述反饋控制電路包括多路邏輯電路，每路邏輯電路包括鎖存器和多個門電路。根據本實用新型的實施例，所述上升沿延時信號產生電路包括上升沿脈衝產生電路，在輸入端接收PWM輸入信號，並在輸出端輸出針對所述PWM輸入信號上升沿產生的上升沿脈衝信號；第一計數時鐘產生電路，輸入端耦接到所述倍頻電路，接收所述倍頻信號， 根據所需上升沿延時時間，在輸出端輸出ー個上升沿時鐘信號；第二計數器，時鐘輸入端耦接到所述第一計數時鐘生成電路的輸出端，在每ー個所述上升沿脈衝信號來臨時，對所述上升沿時鐘信號計數並在輸出端輸出第二計數信號；以及解碼器，輸入端耦接到所述第二計數器的輸出端，接收所述第二計數信號，在輸出端輸出所述多個置位信號。根據本實用新型的實施例，所述下降沿延時信號產生電路包括下降沿脈衝產生電路，在輸入端接收PWM輸入信號，並在輸出端輸出針對所述PWM輸入信號下降沿產生的下降沿脈衝信號；第二計數時鐘產生電路，輸入端耦接到所述倍頻電路，接收所述倍頻信號，根據所需下降沿延時時間，在輸出端輸出ー個下降沿時鐘信號；第三計數器，時鐘輸入端耦接到所述第二計數時鐘生成電路的輸出端，在每ー個所述下降沿脈衝信號來臨時，對所述下降沿時鐘信號計數並在輸出端輸出第三計數信號；以及解碼器，輸入端耦接到所述第三計數器的輸出端，接收所述第三計數信號，在輸出端輸出所述多個復位信號。根據本實用新型的實施例，提出了ー種LED控制器，包括如上所述的LED移相調光電路。
下面的附圖表明了本實用新型的實施方式。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本實用新型的一些實施例，其中圖I所示為根據本實用新型一實施例的LED控制器的框圖；圖2A所示為根據本實用新型一實施例的LED移相調光電路的框圖；圖2B所示為根據本實用新型另ー實施例的LED移相調光電路的框圖；圖3A為圖2A和圖2B所不移相調光電路中，上升沿延時イ目號廣生電路的不意圖；圖3B所示為圖3A所示電路的一個實施例波形圖；圖4A為圖2A和圖2B所示移相調光電路中，下降沿延時信號產生電路示意圖；圖4B所示為圖4A所示電路的一個實施例波形圖；圖5為圖2B所示移相調光電路中，反饋控制電路的一個實施例示意圖；圖6為圖5所示控制方式實施例的控制流程圖；圖7A所示為圖5所示控制方式一種實施例的信號時序圖；圖7B所示為圖5所示控制方式另ー種實施例的信號時序圖；圖7C所示為圖5所示控制方式再一種實施例的信號時序圖；圖8為圖2B所示移相調光電路中，反饋控制電路的另ー個實施例示意圖；圖9為圖8所示控制方式實施例的控制流程圖；以及[0028]圖10為圖8所示控制方式一種實施例的信號時序圖。
具體實施方式
下面將詳細描述本實用新型的具體實施例，應當注意，這裡描述的實施例只用於舉例說明，並不用於限制本實用新型。本領域普通技術人員可知，本實用新型不僅適用於LED移相調光，也可用於其他相關場合，比如交錯並聯電路等。圖I所示為根據本實用新型一實施例的LED控制器的示意框圖。LED控制器包括 DC/DC轉換器101、移相調光電路102和均衡電路103。DC/DC轉換器101控制輸入至輸出的電壓調節，並提供直流電源給多個LED通道。移相調光電路102接收ー PWM輸入信號PWM_in，並輸出η路彼此具有相位差的延時PWM輸出信號PWM_1，……，PWM_n(n = 2m，M為正整數)，其中每相鄰兩路延時信號的相位差為T/n，T為輸入信號PWM_in的周期。電流均衡電路103接收移相調光電路102的多路輸出，並對多個LED串進行均流控制。圖2A所示為根據本實用新型一實施例的移相調光電路102的示意框圖。當PWM輸入信號PWMjn在每個周期的佔空比相同，圖2A所示實施例可實現對信號PWM_in移相功能。移相調光電路102包括延時信號產生電路210和鎖存器2021 202η。根據本實用新型的一個實施例，延時信號產生電路210接收ー PWM輸入信號PWM_in，並提供η對置位信號和復位信號。多個鎖存器2021 202η分別對應接收該η對置位信號和復位信號，並輸出η路彼此間具有相位差的PWM輸出信號。η對置位信號和復位信號中的每對置位信號和復位信號分別指示相應路的PWM輸出信號脈寬的起始時刻和結束時刻。根據本實用新型的實施例，延時信號產生電路210產生上升沿延時信號和下降沿延時信號，並且包括倍頻電路203、上升沿延時信號產生電路204、下降沿延時信號產生電路205。倍頻電路203接收頻率為f的脈寬調製PWM輸入信號PWM_in，並對頻率為f的脈寬調製PWM輸入信號PWM_in進行頻率倍増，輸出頻率為2NXf(N> I)的方波信號，並將倍頻後的方波信號輸出至上升沿延時信號產生電路204和下降沿延時信號產生電路205。在另ー個實施例中，脈寬調製PWM輸入信號PWM_in不是方波，此時，倍頻電路203還可以包括一個分頻器。該分頻器首先將脈寬調製PWM輸入信號PWM_in進行二分頻，使之變為方波信號，再利用倍頻電路的倍頻功能實現對脈寬調製PWM輸入信號PWM_in倍頻。在一個實施例中，分頻器可由計數器構成。上升沿延時信號產生電路204接收脈寬調製PWM輸入信號PWM_in以及倍頻電路203的輸出信號，從脈寬調製PWM輸入信號PWM_in的上升沿時刻開始，依次輸出η路彼此間具有相位差的信號，並將其送至置位總線S_bus，分別作為鎖存器2021，2012，……，201n的置位信號 set_l, set_2, ......, set_n。下降沿延時信號產生電路205接收脈寬調製PWM輸入信號PWM_in以及倍頻電路203的輸出信號，從脈寬調製PWM輸入信號PWM_in的下降沿時刻開始，依次輸出η路彼此間具有相位差的信號，並將其送至復位總線R_bus，分別作為鎖存器2021,2012，……，201n的
夏位ず目號 reset_l, reset_2, ......，reset_n。復位謂號 reset_l, reset_2, ......, reset_n
分別和置位信號set_l, set_2, ......, set_n形成對應於η個鎖存器的η對復位信號和置位信號。為簡化圖形，在圖2中，置位信號set_l, set_2, ......, set_n用set概括統一表不,
復位信號 reset_l, reset_2, ......, reset_n 用 reset 概括統一表示。n個鎖存器2021 202n的每ー個具有復位端R和置位端S，置位端S連接至置位總線S_bus，以分別對應接收上升沿延時信號產生電路204輸出的置位信號set_l，
set_2, ......, set_n。復位端R連接至復位總線R_bus,以分別對應接收下降沿延時信號產
生電路205輸出的復位信號reset_l, reset_2, ......, reset_n。鎖存器2021提供第一通
道輸出延時信號PWM_1，鎖存器2022提供第二通道輸出延時信號PWM_2，以此類推，鎖存器202n提供第n通道輸出延時信號PWM_n。如本領域技術人員所知，鎖存器2021 202n可選用任何可實現置位、復位以及鎖存功能的単元。圖2B所示為根據本實用新型另ー實施例的LED移相調光電路102的示意框圖。圖 2B所示實施例可實現對信號PWM_in移相或移相併改變佔空比的功能。與圖2A所示實施例相比，圖2B所示實施例增加了反饋控制電路206。反饋控制電路206接收PWM輸出信號的反饋，且與下降沿延時信號產生電路205相連接，接收下降沿延時信號產生電路205產生的下降沿延時信號，並輸出復位信號reset至復位總線R_bus。圖3A為根據本實用新型一個實施例的圖2A和2B所示移相調光電路中的上升沿延時信號產生電路204的示意圖300。如圖3A所示，脈衝產生電路301接收脈寬調製PWM輸入信號PWM_in，在其波形上升沿到來時產生一個脈衝，並同時提供該脈衝輸出信號r_pulse給鎖存器302的置位端和計數器305的復位端，分別用於置位鎖存器302和復位計數器305，使整個移相調光電路同歩。鎖存器302的復位端連接至電氣地，在輸入信號PWM_in的上升沿到來時，脈衝輸出信號impulse對其置位。鎖存器302將輸出信號提供給與門303的一個輸入端。上升沿延時時鐘生成電路304接收倍頻電路203的輸出信號，根據所需的上升沿延時時間，從頻率為2NXf的輸出信號生成上升沿延時時鐘信號，例如，需要對輸入信號進行1/4延時(1/4移相)，則生成4X f的時鐘信號，並輸出上升沿延時時鐘CLK_r至與門303的另一端。根據另ー實施例，可以將鎖存器302、與門303和上升沿時鐘生成電路304形成為計數時鐘產生電路310，如圖3A所示。另外，在一些實施例中，鎖存器302和與門303並不是必須的，尤其在ー些對同步精度要求不太高的應用中。在一個實施例中，上升沿延時時鐘生成電路304為分頻器。上升沿延時時鐘生成電路304可根據所需的上升沿延時時間，提供給計數器305相應的計數時鐘。與門303對兩個輸入信號進行與計算，並將結果送至計數器305的時鐘輸入端。計數器305在輸入信號PWM_in的上升沿到來吋，脈衝輸出信號r_pulse對其清零復位，開始按上升沿延時時鐘CLK_r#數，保證時鐘同步，並輸出M位ニ進位數字至解碼器306，其中，n = 2M(M為自然數)。解碼器306對接收的M位ニ進位數字解碼，輸出2M路通道置位信號set至置位總線S_bus。例如，在一個實施例中，需要對信號PWM_in進行1/4、1/2、3/4延時，則M等於2。圖3B所示為圖3A所示電路的一個實施例波形圖。在如圖所示實施例中，輸入信號PWM_in佔空比為50%，周期為T，頻率為f。對輸入信號PWM_in依次進行1/4延時，倍頻信號2NXf經上升沿延時時鐘生成電路304後，上升沿延時時鐘信號CLK_r的輸出頻率為4X f。在輸入信號PWM_in上升沿時刻起，解碼器306輸出4路置位輸出信號set_l，set_2，set_3, set_4,姆路置位信號依次延時1/4。此時信號set統ー表示set_l, set_2, set_3,set_4。圖4A為根據本實用新型一個實施例的圖2A和2B所示移相調光電路中的下降沿延時信號產生電路205示意圖400。如圖4A所示，脈衝產生電路401接收脈寬調製PWM輸入信號PWM_in，並在其波形下降沿到來時產生一個脈衝，並同時提供該脈衝輸出信號f_pulse給鎖存器402的置位端和計數器405的復位端，分別用於置位鎖存器402和復位計數器405，使整個移相調光電路同歩。鎖存器402的復位端連接至電氣地，在輸入信號PWM_in的下降沿到來吋，脈衝輸出信號impulse對其置位，並將輸出信號提供給與門403的一個輸入端。與門403的另ー個輸入端接收倍頻電路203的輸出信號，對兩個信號進行與計算後，輸出信號至下降沿延時時鐘生成電路404。由於倍頻電路203輸出信號的頻率為2NXf，相對於信號PWM_in的頻率f，其值很高，因此在ー個周期內，對輸入信號下降沿採樣時，誤差很小，保證信號PWM_in的下降沿與時鐘信號上升沿基本同歩。下降沿延時時鐘生成電路404接收與門403的輸出信號，根據所需的下降沿延時時間，從頻率為2NXf的輸出信號生成下降沿延時時鐘信 號，例如，需要對輸入信號進行1/4延時，則生成4Xf的時鐘信號，並輸出下降沿延時時鐘CLK_f至計數器405的時鐘輸入端。根據另ー實施例，可以將鎖存器402、與門403和上升沿時鐘生成電路404形成為計數時鐘產生電路410，如圖4A所示。另外，在一些實施例中，鎖存器402和與門403並不是必須的，尤其在ー些對同步精度要求不太高的應用中。在一個實施例中，下降沿延時時鐘生成電路404為分頻器。下降沿延時時鐘生成電路404可根據所需的下降沿延時時間，提供給計數器405相應的計數時鐘。同時，由於可任意調節下降沿的延時時間，因此下降沿延時信號產生電路205可改變輸出信號的佔空比。計數器405在信號PWM_in的下降沿到來吋，脈衝輸入信號對其清零復位，開始按下降沿延時時鐘CLK_f#數，保證時鐘同步，並輸出M位ニ進位數字至解碼器406。解碼器406對接收的M位ニ進位數字解碼，輸出2M路通道的復位信號reset至復位總線R_bus。圖4B所示為圖4A所示電路的一個實施例波形圖。在如圖所示實施例中，輸入信號PWM_in佔空比為50%，周期為T，頻率為f。對輸入信號PWM_in依次進行1/4延時，倍頻信號2NXf經下降沿延時時鐘生成電路404後，下降沿延時時鐘信號CLK_f 的輸出頻率為4Xf。在輸入信號PWM_in下降沿時刻起，解碼器406輸出4路復位輸出信號reset_l,reset_2,reset_3,reset_4,姆路復位信號依次延時1/4。此時信號reset統一表7j\ reset」，reset_2，reset_3，resetj。圖5為圖2B所示移相調光電路中，反饋控制電路206的一個實施例示意圖500。在圖5所示實施例中，計數器405對下降沿延時時鐘CLK_f計數，當計數器405的復位端R不受信號PWMjn下一周期下降沿影響，計數器405輸出M位ニ進位碼至解碼器406，解碼器406輸出21各通道的復位信號reset_l至或門陣列510。當計數器405的復位端R被下一周期下降沿f_pulse復位,計數器405中斷計數並將中斷計數位送至計數器501繼續計數，輸出M位ニ進位碼至解碼器502，解碼器502輸出2"路通道的復位信號reSet_2至或門陣列510。在控制器206中，通過第二路和第η路PWM輸出信號的反饋，下降沿檢測電路520確定計數器501的計數起始時刻和終止時刻，同時保證只對原PWM信號下一周期的下降沿進行檢測。當下一周期下降沿脈衝來臨時，下降沿檢測電路520輸出高電平信號(使能信號)至計數器501的使能端EN，使計數器501停止跟蹤405的輸出開始獨立計數，當最後ー個延時信號PWM_n的下降沿脈衝來臨時，下降沿檢測電路520輸出低電平信號至計數器501的使能端EN，計數器501計數完畢並再次採樣405的輸出。這樣計數器501在每個新的周期都能更新到405的輸出值，與之同步。或門陣列510對兩路信號reset_l和reset_2做或運算，並輸出復位信號reset至復位總線R_bus。圖6為圖5所示控制方式實施例的控制流程圖600。首先，在步驟601中，判定下降沿延時信號產生電路400中的計數器405是否被清零，也即是，計數器405是否會受到PWM輸入信號PWM_in在下一周期下降沿脈衝影響。當計數器405未被復位，則轉至步驟602，解碼器輸出第一復位信號reset_l至或門陣列。當計數器被PWM輸入信號PWM_in下一周期下降沿脈衝清零，則轉至步驟603，計數 器鎖存中斷的計數信號和進位信號鎖存並繼續計數。在步驟604中，新的計數信號將送至解碼器，解碼器輸出第二復位信號reset_2至或門陣列。在步驟605中，或門陣列對第一復位信號reset_l和第二復位信號reSet_2進行或運算，並輸出復位信號至復位總線R_bus。圖7A所示為，輸入P麗信號PWM_in在每個周期T佔空比固定時，圖5所示控制方式實施例的信號時序圖。在圖7A所示實施例中，上升沿延時時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率相等，均為8f，信號PWM_in在第一個周期內和第二個周期內的佔空比都為D1，通過圖2所示實施例的延時移相系統，依次對信號PWM_in進行(1/8)T延時移相，並輸出8路延時移相信號。由於信號PWM_in在第一個周期內和第二個周期內的佔空比相等，都為D1，計數器405的復位端R不受到信號PWM_in下一周期內的下降沿影響。通過上升沿延時信號產生電路204產生置位信號set_a，通過下降沿延時信號產生電路205產生復位信號reset_a，使輸出信號PWM_a的佔空比在每個周期內仍然為Dp如圖7A所示，信號PWM_a為8路延時移相輸出信號中的一相，相對信號PWM_in移相(5/8) T。置位信號set針對輸入信號PWMjn上升沿延時時間為tl，復位信號reset針對輸入信號PWM_in下降沿延時時間為t2，在此實施例中，= t2 = (5/8)T，延時輸出信號PWM_a相對於輸入信號PWM_in佔空比不變，移相(5/8)T。在其他實施例中，可通過改變上升沿延時時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率來改變延時時間，例如，當上升沿延時時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率均為16f時，可輸出依次延時時間為(1/16)T的16路移相信號。圖7B所示為，輸入PWM信號PWM_in在每個周期佔空比不固定時，圖5所示控制方式實施例的信號時序圖。在圖7B所示實施例中，上升沿延時時鐘CLK_r和下降沿延時時鐘CLK_f的頻率相等，均為8f，信號PWM_in在第一個周期內的佔空比為D1，第二個周期內佔空比為D2，通過圖2所示實施例的延時移相系統，依次對信號PWM_in進行(1/8)T延時移相，並輸出8路延時移相信號。由於D1 > D2,計數器405的復位端R將被信號PWM_in下一周期內的下降沿脈衝清零復位。通過上升沿延時信號產生電路204產生置位信號set_b，通過下降沿延時信號產生電路205產生復位信號reset_b,使輸出信號PWM_b的佔空比在第ー個周期內仍然為D1，在第二個周期內為D2。通過反饋控制電路500的控制，此時，復位信號reset_b不再受到信號PWM_in下一周期裡的下降沿影響。如圖7B所示，信號PWM_b為8路延時移相輸出信號中的一相,相對信號PWM_in移相(5/8)T。復位信號reset相對輸入信號PWM_in下降沿延時時間仍為t2(t2 = ，延時輸出信號PWM_b相對於輸入信號PWM_in佔空比依然不變，移相(5/8)T。在其他實施例中，可通過改變上升沿延時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率來改變延時時間，例如，當上升沿延時時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率均為16f時，可輸出依次延時時間為(1/16)T的16路移相信號。圖7C所示為，延時並改變輸入信號PWM_in佔空比吋，圖5所示控制方式實施例的信號時序圖。在圖2所示實施例中，當計數器305的計數時鐘CLK_r的頻率和計數器405的計數時鐘CLK_f的頻率不相等時，輸出延時信號佔空比改變。在一個實施例中，上升沿延時鐘CLK_r的頻率為8f，下降沿延時時鐘CLK_f的頻率為4f，輸入信號PWM_in在第一周期內的佔空比為D3,在第二個周期內的佔空比為D5,通 過圖2所示實施例的延時移相系統，依次對信號PWM_in進行(1/8)T延時移相，並輸出8路延時移相信號，但此時相對於信號PWM_in，輸出的8路延時移相信號佔空比改變。如圖7C所不，信號PWM_c為8路延時移相輸出信號中的一相,相對信號PWM_in移相(1/8)T。置位信號set_c針對輸入信號PWM_in上升沿延時時間為t3,復位信號reset_c針對輸入信號PWM_in下降沿延時時間為t4。在此實施例中，t3 = (1/8)T, t4 = (1/4)T, D3 = 1/2, D5 =1/4。延時輸出信號PWM_c相對於輸入信號PWM_in延時移相(1/8)T，且在第一周期內的佔空比變為D4 = 5/8，在第二個周期內的佔空比變為D6 = 3/8。在其他實施例中，可通過改變上升沿延時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率來改變延時時間和佔空比，例如，當上升沿延時時鐘CLK_r的頻率為16f，下降沿延時時鐘CLK_f的頻率均為8f時，可輸出依次延時時間為(1/16)T的16路佔空比改變的移
相信號。圖8為圖2所示移相調光電路中，反饋控制電路206的另ー個實施例示意圖800。如圖8所示，反饋控制電路800包括η路邏輯電路，每路邏輯電路由鎖存器和多個門電路組成，多路延時輸出PWM信號被反饋引入反饋控制電路206。例如，PWM_1信號和r_pulse信號被輸入到與門的兩個輸入端，產生的結果信號輸入到鎖存器的置位端S，且PWM_1的反相信號被輸入到該鎖存器的置位端R，而鎖存器的輸出端Q的輸出信號與f_pulse在另一與門進行「與」運算，結果信號輸出到或門，該或門還接收解碼器406的輸出，在其輸出端輸出reset_l信號。其他路的邏輯電路的連接關係如上述相同，這裡不再詳細描述。當信號PWM_in在每個周期佔空比固定時，計數器405的復位端R不會受到信號PWM.in下一周期內的下降沿影響，計數器405輸出M位ニ進位碼至解碼器406，解碼器406輸出2M路通道的復位信號reset，並送至鎖存器2021 202η。當信號PWM_in在每個周期佔空比不固定吋，計數器405的復位端R將被信號PWM_in下一周期內的下降沿脈衝清零復位，計數中斷，此時在信號PWMjn將在下一周期的下降沿時刻輸出reset信號，將多路延時輸出PWM信號復位。因此,此實施例的控制方式，同樣可實現對輸入信號PWM_in延時並改變佔空比的功能。圖9為圖8所示控制方式實施例的控制流程圖900。首先，在步驟901中，判定下降沿延時信號產生電路400中的計數器405是否被清零，也即是，計數器是否會受到PWM輸入信號PWM_in在下一周期的下降沿影響。當PWM輸入信號PWM_in在下一周期的下降沿不影響計數器計數，則轉至步驟902，解碼器直接輸出reset信號至鎖存器904。當PWM輸入信號PWM_in在下ー個周期的下降沿將計數器清零，則轉至步驟903，在下一周期的下降沿時刻輸出reset信號至鎖存器904。圖10為圖8所示控制方式實施例的信號時序圖。在一個實施例中，上升沿延時鐘CLK_r和下降沿延時時鐘CLK_f的頻率相等，均為8f，信號PWM_in在第一個周期內的佔空比為D1，第二個周期內佔空比為D2,同圖7B所示參數一致。由於D1 > D2,計數器405的復位端R將被信號PWMjn下一周期內的下降沿脈衝清零復位。通過 反饋控制電路800的控制，在下一周期內的下降沿時刻輸出reset_d，延時移相PWM輸出信號時序如PWM_d中實線所示，其中PWM_d為8路延時移相輸出信號中的一相，相對信號PWM_in移相(5/8) T。信號PWM_d中虛線所示為圖7B中相對應的信號PWM_b的時序。此時，信號reSet_d相對輸入信號PWM_in下降沿延時時間為t5(t5 < tj，延時輸出信號PWM_d第一周期佔空比變為D7，移相(5/8)T。在其他實施例中，當上升沿延時鐘CLK_r的頻率和下降沿延時時鐘CLK_f的頻率不同時，同樣可在信號PWM_in下一周期的下降沿時刻復位延時輸出PWM信號。雖然已參照幾個典型實施例描述了本實用新型，但應當理解，所用的術語是說明和示例性、而非限制性的術語。由於本實用新型能夠以多種形式具體實施而不脫離實用新型的精神或實質，所以應當理解，上述實施例不限於任何前述的細節，而應在隨附權利要求所限定的精神和範圍內廣泛地解釋，因此落入權利要求或其等效範圍內的全部變化和改型都應為隨附權利要求所涵蓋。
權利要求1.ー種LED移相調光電路，其特徵在於，包括 延時信號產生電路，在輸入端接收ー PWM輸入信號，並在輸出端提供多對置位信號和復位信號；以及 多個鎖存器，每個鎖存器的輸入端連接到所述延時信號產生電路的輸出端，分別對應接收所述多對置位信號和復位信號，並在輸出端輸出多路彼此間具有相位差的PWM輸出信號。
2.如權利要求I所述的LED移相調光電路，其特徵在於，所述PWM輸入信號在每個周期的佔空比相等；且所述PWM輸出信號與所述PWM輸入信號的佔空比相等。
3.如權利要求I所述的LED移相調光電路，其特徵在於，所述延時信號產生電路包括 倍頻電路，在其輸入端接收PWM輸入信號，並在輸出端輸出倍頻信號； 上升沿延時信號產生電路，一個輸入端耦接到所述倍頻電路的輸出端，接收所述倍頻信號，另ー輸入端接收所述PWM輸入信號，並在輸出端提供多個置位信號；以及 下降沿延時信號產生電路，一個輸入端耦接到所述倍頻電路的輸出端，接收所述倍頻信號，另ー輸入端接收所述PWM輸入信號，並在輸出端提供多個復位信號。
4.如權利要求3所述的LED移相調光電路，其特徵在於，還包括反饋控制電路，電連接在所述下降沿延時信號產生電路和所述多個鎖存器輸出端之間，接收所述下降沿延時信號產生電路的第一組復位信號和至少部分所述PWM輸出信號的反饋，並據此產生提供給鎖存器的所述多個復位信號。
5.如權利要求4所述的LED移相調光電路，其特徵在於，所述反饋控制電路包括 下降沿檢測電路，在輸入端接收部分所述PWM輸出信號的反饋，在輸出端輸出使能信號; 第一計數器，輸入端耦接到所述下降沿檢測電路的輸出端，接收所述使能信號和所述下降沿延時信號產生電路中的中斷計數位，並在輸出端輸出第一計數信號； 解碼器，輸入端耦接到所述第一計數器的輸出端，接收所述第一計數信號，在輸出端輸出第二組復位信號； 或門陣列，一個輸入端耦接到下降沿延時信號產生電路的輸出端，接收所述第一組復位信號，另ー輸入端耦接到所述解碼器的輸出端，接收第二組復位信號，並進行或運算，在輸出端輸出所述多個復位信號。
6.如權利要求4所述的LED移相調光電路，其特徵在於，所述反饋控制電路包括多路邏輯電路，每路邏輯電路包括鎖存器和多個門電路。
7.如權利要求3所述的LED移相調光電路，其特徵在於，所述上升沿延時信號產生電路包括 上升沿脈衝產生電路，在輸入端接收PWM輸入信號，並在輸出端輸出針對所述PWM輸入信號上升沿產生的上升沿脈衝信號； 第一計數時鐘產生電路，輸入端耦接到所述倍頻電路，接收所述倍頻信號，根據所需上升沿延時時間，在輸出端輸出ー個上升沿時鐘信號；第二計數器，時鐘輸入端耦接到所述第一計數時鐘生成電路的輸出端，在每ー個所述上升沿脈衝信號來臨時，對所述上升沿時鐘信號計數並在輸出端輸出第二計數信號；以及解碼器，輸入端耦接到所述第二計數器的輸出端，接收所述第二計數信號，在輸出端輸出所述多個置位信號。
8.如權利要求3所述的LED移相調光電路，其特徵在於，所述下降沿延時信號產生電路包括 下降沿脈衝產生電路，在輸入端接收PWM輸入信號，並在輸出端輸出針對所述PWM輸入信號下降沿產生的下降沿脈衝信號； 第二計數時鐘產生電路，輸入端耦接到所述倍頻電路，接收所述倍頻信號，根據所需下降沿延時時間，在輸出端輸出ー個下降沿時鐘信號； 第三計數器，時鐘輸入端耦接到所述第二計數時鐘生成電路的輸出端，在每ー個所述下降沿脈衝信號來臨時，對所述下降沿時鐘信號計數並在輸出端輸出第三計數信號；以及解碼器，輸入端耦接到所述第三計數器的輸出端，接收所述第三計數信號，在輸出端輸出所述多個復位信號。
9.ー種LED控制器，其特徵在於，包括如權利要求I至8中任一所述LED移相調光電路。
專利摘要本實用新型公開了一種LED移相調光電路。該移相調光電路根據輸入PWM信號的上升沿和下降沿分別產生至少一個置位信號和至少一個復位信號，並輸出多個彼此間具有相位差的PWM移相信號，同時，該移相調光電路還可改變輸出PWM延時信號的佔空比。該移相調光電路成本低廉，且可任意調節PWM信號延時時間以及波形的佔空比。
文檔編號H05B37/02GK202425134SQ201120566359
公開日2012年9月5日 申請日期2011年12月30日 優先權日2011年12月30日
發明者陳達 申請人:成都芯源系統有限公司