改善核心器件和輸入輸出器件性能的方法與流程

2024-02-15 12:42:15

本發明涉及半導體製作技術領域，特別涉及一種改善核心器件和輸入輸出器件性能的方法。

背景技術：

金屬氧化物半導體(MOS，Metal-Oxide-Semiconductor)器件已稱為集成電路中常用的半導體器件之一。所述MOS器件包括：P型金屬氧化物半導體(PMOS，P-type MOS)器件、N型金屬氧化物半導體(NMOS，N-type MOS)器件和互補型金屬氧化物半導體(CMOS，Complementary MOS)器件。

金屬氧化物半導體器件按照功能區分主要分為核心(Core)器件和輸入輸出(IO，Input and Output)器件。按照金屬氧化物半導體器件的電性類型區分，核心器件可分為核心NMOS器件和核心PMOS器件，輸入輸出器件可分為輸入輸出NMOS器件和輸入輸出PMOS器件。

通常情況下，輸入輸出器件的工作電壓比核心器件的工作電壓大的多。為防止電擊穿等問題，當器件的工作電壓越大時，要求器件的柵介質層的厚度越厚，因此，輸入輸出器件的柵介質層的厚度通常大於核心器件的柵介質層的厚度。

然而，現有技術形成的半導體器件依然存在電學性能較差的問題。

技術實現要素：

本發明解決的問題是提供一種改善核心器件和輸入輸出器件性能的方法，提高柵極氧化層完整性。

為解決上述問題，本發明提供一種改善核心器件和輸入輸出器件性能的方法，包括：提供基底，所述基底包括核心器件區和輸入輸出器件區；在所述核心器件區和輸入輸出器件區的基底表面形成第一氧化層；在所述第一氧化層表面形成蓋帽層；刻蝕去除位於所述核心器件區的蓋帽層；在所述輸入輸出器件區的蓋帽層表面以及核心器件區的基底上形成偽柵膜；圖形化所述 偽柵膜形成偽柵層；在形成所述偽柵層之後，在所述基底上形成覆蓋偽柵層側壁表面的層間介質層；刻蝕去除所述偽柵層；去除所述輸入輸出器件區的蓋帽層；在去除所述輸入輸出器件區的蓋帽層之後，在所述核心器件區的基底表面形成第二氧化層，所述第二氧化層的厚度小於第一氧化層的厚度；在所述核心器件區的第二氧化層表面、以及輸入輸出器件區的第一氧化層表面形成高k柵介質層；在所述高k柵介質層表面形成柵電極層。

可選的，所述蓋帽層的材料為氮化矽或氮氧化矽。

可選的，所述蓋帽層的厚度為5埃至30埃。

可選的，所述第一氧化層的厚度為20埃至50埃；所述第二氧化層的厚度為6埃至12埃。

可選的，所述偽柵層的材料為多晶矽、非晶矽或無定形碳。

可選的，在去除所述輸入輸出器件區的蓋帽層之前，還包括步驟：採用原位水汽生成氧化工藝，在所述核心器件區的基底表面形成表面修復層。

可選的，所述表面修復層的材料為氧化矽。

可選的，在去除所述輸入輸出器件區的蓋帽層之前或同時，去除所述表面修復層。

可選的，在刻蝕去除所述核心器件區的蓋帽層之後、形成所述偽柵膜之前，還包括步驟：刻蝕去除核心器件區的第一氧化層；接著，在所述核心器件區的基底表面形成第三氧化層，所述第三氧化層的厚度小於第一氧化層的厚度。

可選的，所述第三氧化層的厚度為8埃至20埃。

可選的，在刻蝕去除所述偽柵層之後、去除所述輸入輸出器件區的蓋帽層之前，採用無掩膜刻蝕工藝刻蝕去除所述第三氧化層。

可選的，在刻蝕去除核心器件區的蓋帽層之後，保留所述核心器件區的第一氧化層；在刻蝕去除所述偽柵層之後，去除所述核心器件區的第一氧化層。

可選的，在刻蝕去除所述偽柵層之後、刻蝕去除所述輸入輸出器件區的 蓋帽層，採用無掩膜刻蝕工藝刻蝕去除所述核心器件區的第一氧化層。

可選的，所述第二氧化層的材料為化學氧化物。

可選的，所述第二氧化層包括熱氧化層以及位於熱氧化層表面的化學氧化層。

可選的，形成所述第二氧化層的工藝步驟包括：對所述核心器件區的基底進行化學浸潤氧化處理，在所述核心器件區的基底表面形成化學氧化層；對所述核心器件區的基底以及化學氧化層進行熱氧化處理，在所述核心器件區的基底與化學氧化層之間形成熱氧化層。

可選的，在形成所述層間介質層之前，還包括步驟：在所述偽柵層兩側的基底內形成源漏區。

可選的，所述基底包括：襯底、以及位於襯底表面的分立的鰭部。

與現有技術相比，本發明的技術方案具有以下優點：

本發明提供的改善核心器件和輸入輸出器件性能的方法的技術方案中，在核心器件區和輸入輸出器件區的基底表面形成第一氧化層，位於輸入輸出器件區的第一氧化層作為輸入輸出器件的柵介質層的一部分；接著在第一氧化層表面形成蓋帽層；去除位於核心器件區的蓋帽層，保留位於輸入輸出器件區的蓋帽層，從而使得輸入輸出器件區的蓋帽層為輸入輸出器件區的第一氧化層提供保護；在輸入輸出器件區的蓋帽層表面以及核心器件區的基地上形成偽柵層以及層間介質層，所述層間介質層覆蓋偽柵層側壁表面；然後刻蝕去除所述偽柵層，在刻蝕去除所述偽柵層的過程中，所述蓋帽層阻擋第一氧化層暴露在刻蝕偽柵層的刻蝕環境中，從而避免刻蝕偽柵層的工藝對第一氧化層造成刻蝕損傷，提高了輸入輸出器件區的柵極氧化層完整性；去除所述輸入輸出器件區的蓋帽層，然後在核心器件區的基底表面形成第二氧化層，所述第二氧化層的厚度小於第一氧化層厚度，從而使得核心器件的柵介質層厚度小於輸入輸出器件的柵介質層厚度；在第二氧化層表面以及第一氧化層表面形成高k柵介質層，在所述高k柵介質層表面形成柵電極層。本發明提高了輸入輸出器件的柵極氧化層的性能，從而使得輸入輸出器件的柵極氧化層完整性高，改善輸入輸出器件的NBTI性能和PBTI性能，且形成的核心器 件中的第二氧化層也未經歷刻蝕工藝，進而改善形成的核心器件和輸入輸出器件的電學性能。

進一步，去除所述輸入輸出器件區的蓋帽層之前，還包括步驟：採用原位水汽生成氧化工藝，在所述核心器件區的基底表面形成表面修復層，改善核心器件區的鰭部質量。

進一步，在刻蝕去除所述核心器件區的蓋帽層之後、形成所述偽柵膜之前，還包括步驟：刻蝕去除核心器件區的第一氧化層；接著，在所述核心器件區的基底表面形成第三氧化層，所述第三氧化層的厚度小於第一氧化層的厚度。由於第三氧化層的厚度較薄，後續刻蝕去除第三氧化層的刻蝕工藝時間較短，從而減小了刻蝕去除第三氧化層對層間介質層造成的刻蝕損傷。

更進一步，在刻蝕去除所述偽柵層之後、去除所述輸入輸出器件區的蓋帽層之前，採用無掩膜刻蝕工藝刻蝕去除所述第三氧化層，從而減小了光罩數量，縮減了半導體生產成本，避免了光罩引入的不良影響。

附圖說明

圖1至圖18為本發明實施例提供的核心器件和輸入輸出器件形成過程的剖面結構示意圖。

具體實施方式

由背景技術可知，現有技術形成的半導體器件的電學性能較差。

經研究發現，由於核心器件和輸入輸出器件的工作電壓不同，核心器件和輸入輸出器件的柵介質層的厚度不同，所述柵介質層包括氧化層以及位於氧化層表面的高k柵介質層。所述核心器件中的氧化層厚度小於輸入輸出器件中的氧化層厚度，從而使得核心器件和輸入輸出器件柵介質層的厚度不同。通常的，先形成輸入輸出器件的厚度較厚的氧化層，後形成核心器件的厚度較薄的氧化層。

然而，輸入輸出器件中厚度較厚的氧化層易受到後續工藝步驟中的刻蝕工藝造成的刻蝕損傷，特別是刻蝕去除偽柵的工藝易對輸入輸出器件中的氧化層造成損傷，進而導致形成的半導體器件中的輸入輸出器件的電學性能差， 例如，輸入輸出器件的柵極氧化層完整性(GOI，Gate Oxide Integrity)、負偏壓-溫度不穩定特性(NBTI，Negative Biase Temperature Instability)或正偏壓-溫度不穩定特性(PBTI，Positive Biase Temperature Instability)的性能差。

為解決上述問題，本發明提供一種改善核心器件和輸入輸出器件性能的方法，提供基底，所述基底包括核心器件區和輸入輸出器件區；在所述核心器件區和輸入輸出器件區的基底表面形成第一氧化層；在所述第一氧化層表面形成蓋帽層；刻蝕去除位於所述核心器件區的蓋帽層；在所述輸入輸出器件區的蓋帽層表面以及核心器件區的基底上形成偽柵膜；圖形化所述偽柵膜形成偽柵層；在形成所述偽柵層之後，在所述基底上形成覆蓋偽柵層側壁表面的層間介質層；刻蝕去除所述偽柵層；去除所述輸入輸出器件區的蓋帽層；在去除所述蓋帽層之後，在所述核心器件區的基底表面形成第二氧化層，所述第二氧化層的厚度小於第一氧化層的厚度；在所述核心器件區的第二氧化層表面、以及輸入輸出器件區的第一氧化層表面形成高k柵介質層；在所述高k柵介質層表面形成柵電極層。本發明避免了輸入輸出器件區的第一氧化層受到損傷，保證輸入輸出器件區的柵極氧化層完整性，改善了形成的核心器件和輸入輸出器件的電學性能。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖1至圖18為本發明實施例提供的核心器件和輸入輸出器件形成過程的剖面結構示意圖。

參考圖1，提供基底。

所述基底包括核心器件區I和輸入輸出器件區II，其中，核心器件區I為後續形成核心器件提供工藝平臺，輸入輸出器件區II為後續形成輸入輸出器件提供工藝平臺，其中，輸入輸出器件為輸入器件或輸出器件中的一種或兩種。本實施例中，所述核心器件區I與輸入輸出器件區II相鄰，在其他實施例中，所述核心器件區還能夠與輸入輸出器件區相隔。

本實施例中，以形成的半導體結構為鰭式場效應管為例，所述基底包括：襯底101、以及位於襯底101表面的鰭部102。

在另一實施例中，所述半導體器件為平面電晶體，所述基底為平面基底，所述平面基底為矽襯底、鍺襯底、矽鍺襯底或碳化矽襯底、絕緣體上矽襯底或絕緣體上鍺襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，柵極結構形成於所述平面基底表面。

所述襯底101的材料為矽、鍺、鍺化矽、碳化矽、砷化鎵或鎵化銦，所述襯底101還能夠為絕緣體上的矽襯底或者絕緣體上的鍺襯底；所述鰭部102的材料包括矽、鍺、鍺化矽、碳化矽、砷化鎵或鎵化銦。本實施例中，所述襯底101為矽襯底，所述鰭部102的材料為矽。

本實施例中，形成所述襯底101、鰭部102的工藝步驟包括：提供初始襯底；在所述初始襯底表面形成圖形化的硬掩膜層103；以所述硬掩膜層103為掩膜刻蝕所述初始襯底，刻蝕後的初始襯底作為襯底101，位於襯底101表面的凸起作為鰭部102。

在一個實施例中，形成所述硬掩膜層103的工藝步驟包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩膜刻蝕所述初始硬掩膜，在初始襯底表面形成硬掩膜層103；去除所述圖形化的光刻膠層。在其他實施例中，所述硬掩膜層的形成工藝還能夠包括：自對準雙重圖形化(SADP，Self-aligned Double Patterned)工藝、自對準三重圖形化(Self-aligned Triple Patterned)工藝、或自對準四重圖形化(Self-aligned Double Double Patterned)工藝。所述雙重圖形化工藝包括LELE(Litho-Etch-Litho-Etch)工藝或LLE(Litho-Litho-Etch)工藝。

本實施例中，在形成所述鰭部102之後，保留位於鰭部102頂部表面的硬掩膜層103。所述硬掩膜層103的材料為氮化矽，後續在進行平坦化工藝時，所述硬掩膜層103頂部表面能夠作為平坦化工藝的停止位置，起到保護鰭部102頂部的作用。

本實施例中，所述鰭部102的頂部尺寸小於底部尺寸。在其他實施例中，所述鰭部的側壁還能夠與襯底表面相垂直，即鰭部的頂部尺寸等於底部尺寸。

參考圖2，對所述鰭部102表面進行氧化處理，在所述鰭部102表面形成線性氧化層104。

由於鰭部102為通過刻蝕初始襯底後形成，所述鰭部102通常具有凸出的稜角且表面具有缺陷。本實施例對鰭部102進行氧化處理形成線性氧化層104，在氧化處理過程中，由於鰭部102凸出的稜角部分的比表面積更大，更容易被氧化，後續去除所述線性氧化層104之後，不僅鰭部102表面的缺陷層被去除，且凸出稜角部分也被去除，使鰭部102的表面光滑，晶格質量得到改善，避免鰭部102尖端放電問題。並且，形成的線性氧化層104還有利於提高後續形成的隔離層與鰭部102之間的界面性能。

所述氧化處理可以採用氧等離子體氧化工藝、或者硫酸和過氧化氫的混合溶液氧化工藝。所述氧化處理還會對襯底101表面進行氧化，使得形成的線性氧化層104還位於襯底101表面。

本實施例中，採用ISSG(原位水汽生成，In-situ Stream Generation)氧化工藝對鰭部102進行氧化處理，形成所述線性氧化層104，由於鰭部102的材料為矽，相應形成的線性氧化層104的材料為氧化矽。

參考圖3，在所述線性氧化層104表面形成隔離膜105，所述隔離膜105頂部與硬掩膜層103頂部齊平。

所述隔離膜105為後續形成隔離層提供工藝基礎；所述隔離膜105的材料為絕緣材料，例如為氧化矽、氮化矽或氮氧化矽。本實施例中，所述隔離膜105的材料為氧化矽。

為了提高形成隔離膜105工藝的填孔(gap-filling)能力，採用流動性化學氣相沉積(FCVD，Flowable CVD)或高縱寬比化學氣相沉積工藝(HARP CVD)，形成所述隔離膜105。

在一個具體實施例中，形成所述隔離膜105的工藝步驟包括：在所述線性氧化層104表面形成隔離膜105，所述隔離膜105頂部高於硬掩膜層103頂部；研磨去除高於硬掩膜層103頂部的隔離膜105。

參考圖4，去除部分厚度的隔離膜105(參考圖3)形成隔離層115，所述隔離層115位於襯底101表面且覆蓋鰭部102部分側壁表面，所述隔離層115頂部低於鰭部102頂部。

所述隔離層115的材料為氧化矽、氮化矽或氮氧化矽。本實施例中，所 述隔離層115的材料為氧化矽。

在去除部分厚度的隔離膜105過程中，還刻蝕去除部分厚度的線性氧化層104，使得剩餘線性氧化層104頂部與隔離層115頂部齊平。在一個實施例中，採用幹法刻蝕工藝，刻蝕去除部分厚度的隔離膜105。在另一實施例中，採用溼法刻蝕工藝，刻蝕去除部分厚度的隔離膜105。

還包括步驟：刻蝕去除所述硬掩膜層103(參考圖3)。

參考圖5，在所述核心器件區I和輸入輸出器件區II的基底表面形成第一氧化層106。

本實施例中，所述第一氧化層106位於核心器件區I和輸入輸出器件區II的鰭部102表面，其中，位於輸入輸出器件區II的第一氧化層106後續作為輸入輸出器件的柵介質層的一部分。

所述第一氧化層106的材料為氧化矽或氮氧化矽。本實施例中，所述第一氧化層106的材料為氧化矽，所述第一氧化層106的厚度為20埃至50埃。

採用沉積工藝或氧化工藝形成所述第一氧化層106，其中，沉積工藝為化學氣相沉積、物理氣相沉積或原子層沉積工藝，氧化工藝為幹氧氧化、水汽氧化和溼氧氧化。

本實施例中，採用原位水汽生成氧化工藝形成所述第一氧化層106，使得形成的第一氧化層106與鰭部102之間接觸緊密，所述第一氧化層106與鰭部102之間的界面性能好。

在一個具體實施例中，採用原位水汽生成氧化工藝形成第一氧化層106的工藝參數包括：反應氣體包括O2、H2和H2O，其中，O2流量為0.1slm至20slm，H2流量為0.1slm至20slm，H2O流量為0.1slm至50slm，反應腔室溫度為650度至1000度，反應腔室壓強為0.1託至760託，反應時長為5秒至10分。

參考圖6，在所述第一氧化層106表面形成蓋帽層107。

所述蓋帽層107的材料與第一氧化層106的材料不同，所述蓋帽層107的材料與後續形成的偽柵層材料也不相同，從而使得後續刻蝕去除偽柵層的 工藝不會對蓋帽層107造成刻蝕。所述蓋帽層107的材料為氮化矽或氮氧化矽。本實施例中，所述蓋帽層107的材料為氮化矽。

在後續的工藝步驟中，位於輸入輸出器件區II的蓋帽層107起到保護輸入輸出器件區II第一氧化層106的作用，為了使蓋帽層107起到較強的保護作用，所述蓋帽層107的厚度不宜過薄；並且，後續還會刻蝕去除所述輸入輸出器件區II的蓋帽層107，因此所述蓋帽層107的厚度也不宜過厚，否則後續刻蝕去除蓋帽層107所需的工藝時間較長，既不利於提高半導體生產效率也有可能對半導體器件造成不良影響。為此，本實施例中，所述蓋帽層107的厚度為5埃至30埃。

採用化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝形成所述蓋帽層107。本實施例中，採用原子層沉積工藝形成所述蓋帽層107，使得形成的蓋帽層107具有較高的臺階覆蓋(step-coverage)性，輸入輸出器件區II中鰭部102與隔離層115之間拐角附近的第一氧化層106完全被蓋帽層107覆蓋，從而避免所述拐角附近的第一氧化層106暴露在外界環境中或者被保護的程度不足；並且，採用原子層沉積工藝形成的蓋帽層107的厚度均勻性好，使得輸入輸出器件區II的鰭部102各區域均被很好的保護。

參考圖7，在所述輸入輸出器件區II的蓋帽層107表面形成第一圖形層108。

所述第一圖形層108為後續刻蝕去除核心器件區I的蓋帽層107的掩膜。由於第一圖形層108與輸入輸出器件區II的第一氧化層106之間被蓋帽層107阻擋，從而使得形成第一圖形層108的工藝不會對輸入輸出器件區II的第一氧化層106造成不良影響。

本實施例中，所述第一圖形層108的材料為光刻膠，形成所述第一圖形層108的工藝步驟包括：在所述蓋帽層107表面塗覆光刻膠膜，所述光刻膠膜頂部高於鰭部102頂部；對所述光刻膠膜進行曝光處理；接著，對曝光處理後的光刻膠膜進行顯影處理，去除位於核心器件區I的光刻膠膜，形成所述第一圖形層108。

在其他實施例中，所述第一圖形層還能夠包括底部抗反射塗層和位於底 部抗反射塗層表面的光刻膠層。

繼續參考圖7，以所述第一圖形層108為掩膜，刻蝕去除核心器件區I的蓋帽層107。

本實施例中，採用幹法刻蝕工藝，刻蝕去除核心器件區I的蓋帽層107，所述幹法刻蝕工藝的刻蝕氣體包括CHF3、CF4和O2。

在刻蝕去除核心器件區I的蓋帽層107之後，去除所述第一圖形層108。本實施例中，採用溼法去膠或灰化工藝去除所述第一圖形層108。

本實施例中，還刻蝕去除位於核心器件區I的第一氧化層106，暴露出核心器件區I的基底表面。

參考圖8，在所述核心器件區I的基底表面形成第三氧化層109。

本實施例中，所述第三氧化層109位於核心器件區I的鰭部102表面。

所述第三氧化層109的材料與後續形成的偽柵層的材料不同，從而使得後續刻蝕偽柵層的工藝對偽柵層和第三氧化層109具有較高的刻蝕選擇比，所述第三氧化層109起到刻蝕緩衝的作用，對核心器件區I的鰭部102起到保護作用，避免後續刻蝕去除偽柵層的工藝對核心器件區I的鰭部102造成刻蝕損傷。

所述第三氧化層109的材料與蓋帽層107的材料也不同。本實施例中，所述第三氧化層109的材料為氧化矽。

由於後續會去除所述第三氧化層109，為了使得去除第三氧化層109的工藝對後續形成的層間介質層的影響小，所述第三氧化層109的厚度較薄，所述第三氧化層109的厚度小於第一氧化層106的厚度。本實施例中，所述第三氧化層109的厚度為8埃至20埃。

採用沉積工藝或氧化工藝，形成所述第三氧化層109。本實施例中，採用熱氧化工藝形成所述第三氧化層109。在其他實施例中，採用沉積工藝形成所述第三氧化層時，則所述第三氧化層還位於蓋帽層表面。

在其他實施例中，在前述刻蝕去除核心器件區的蓋帽層之後保留核心器件區的第一氧化層，則在後續形成偽柵膜之前無需在核心器件區形成第三氧 化層，後續形成的偽柵膜位於核心器件區的第一氧化層表面。

參考圖9，在所述輸入輸出器件區II的蓋帽層107表面以及核心器件區I的基底上形成偽柵膜110。

本實施例中，所述偽柵膜110位於輸入輸出器件區II的蓋帽層107表面、核心器件區I的第三氧化層109表面、以及核心器件區I的隔離層115表面。

所述偽柵膜110為後續形成偽柵層提供工藝基礎。所述偽柵膜110的材料為多晶矽、非晶矽或無定形碳；採用化學氣相沉積工藝、物理氣相沉積工藝和原子層沉積工藝形成所述偽柵膜110。

本實施例中，所述偽柵膜110的材料為多晶矽，採用化學氣相沉積工藝形成所述偽柵膜110，還對形成的偽柵膜110進行平坦化處理。

繼續參考圖9，在所述偽柵膜110表面形成第二圖形層111。

所述第二圖形層111定義出待形成的柵極結構的位置和尺寸。所述第二圖形層111的材料為氮化矽、碳氮化矽、氮化鉭或氮化鈦。

所述第二圖形層111的材料與蓋帽層107的材料不同，防止後續去除第二圖形層111的工藝對蓋帽層107造成刻蝕，使得在後續去除第二圖形層111之後輸入輸出器件區II的蓋帽層107仍被保留，因此後續能夠採用無掩膜刻蝕工藝刻蝕去除核心器件區I的第三氧化層109，減少了使用的光罩的數量。

本實施例中，所述第二圖形層111的材料為氮化鈦。在其他實施例中，所述第二圖形層的材料還能夠為光刻膠材料。

參考圖10，以所述第二圖形層111為掩膜，圖形化所述偽柵膜110(參考圖9)形成偽柵層112。

所述偽柵層112替後續形成的柵極結構佔據空間位置。

本實施例中，以所述第二圖形層111為掩膜，採用幹法刻蝕工藝刻蝕所述偽柵膜110。在其他實施例中，圖形化偽柵膜形成所述偽柵層之後，還刻蝕去除被所述偽柵層暴露出的蓋帽層。

作為一個具體實施例，所述幹法刻蝕工藝為反應離子刻蝕，所述反應離子刻蝕工藝的工藝參數為：刻蝕氣體為HBr、O2、Cl2和He，刻蝕反應腔室壓 強為2毫託至50毫託，刻蝕的源功率為200瓦至2000瓦，刻蝕加偏壓功率為10瓦至100瓦，HBr流量為50sccm至500sccm，O2流量為2sccm至20sccm，Cl2流量為10sccm至300sccm，He流量為50sccm至500sccm。

接著，去除所述第二圖形層111。

在形成所述偽柵層112之後，還包括步驟：在所述偽柵層112兩側的基底內形成源漏區。本實施例中，在所述偽柵層112兩側的鰭部102內形成源漏區。所述源漏區的摻雜離子為N型離子或P型離子，其中，N型離子為P、As或Sb，P型離子為B、Ga或In。

需要說明的是，本實施例中，形成的核心器件和輸入輸出器件在後續共用柵電極層，即，所述核心器件區I和輸入輸出器件區II的偽柵層112為相鄰接的。在其他實施例中，形成的核心器件和輸入輸出器件分別採用不同的柵電極層時，核心器件區和輸入輸出器件區的偽柵層為相隔的，也就是說，核心器件區和輸入輸出器件區的偽柵層為相互獨立的。

參考圖11，在所述基底上形成覆蓋偽柵層112側壁表面的層間介質層113。

所述層間介質層113頂部與偽柵層112頂部齊平。所述層間介質層113的材料為氧化矽或氮氧化矽；採用化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝形成所述層間介質層113。

本實施例中，採用化學氣相沉積工藝形成所述層間介質層113，所述層間介質層113的材料為氧化矽。形成所述層間介質層113的工藝步驟包括：在所述隔離層115表面、蓋帽層107表面、以及偽柵層112側壁表面形成層間介質膜，所述層間介質膜還覆蓋偽柵層112頂部表面；研磨去除高於所述偽柵層112頂部表面的層間介質膜，形成所述層間介質層113。

參考圖12，去除所述偽柵層112(參考圖11)。

本實施例中，採用幹法刻蝕工藝刻蝕去除所述偽柵層112，所述幹法刻蝕工藝包括反應離子刻蝕工藝或等離子體刻蝕工藝。

在刻蝕去除所述偽柵層112的工藝過程中，核心器件區I的第三氧化層109保護核心器件區I的鰭部102，避免核心器件區I的鰭部102暴露在刻蝕 環境中；並且，輸入輸出器件區II的第一氧化層106被蓋帽層107保護，避免刻蝕去除偽柵層112的工藝對第一氧化層106造成刻蝕損傷，使得所述第一氧化層106保持較高的性能，從而提高輸入輸出器件的柵介質層完整性。

參考圖13，採用無掩膜刻蝕工藝，刻蝕去除位於核心器件區I的第三氧化層109(參考圖12)。

所述無掩膜刻蝕工藝為幹法刻蝕工藝或溼法刻蝕工藝。在一個實施例中，所述無掩膜刻蝕工藝為溼法刻蝕，溼法刻蝕採用的刻蝕液體為氫氟酸溶液。

通常，為了提高層間介質層113的緻密度，會在形成所述層間介質層113之後對其進行退火處理。然而，由於在形成所述層間介質層113之前，所述層間介質層113下方的基底內形成有源漏區，為保證所述退火處理過程中源漏區內的摻雜離子不會發生濃度再分布，所述退火處理的退火溫度較低。而第三氧化層109的材料性質與層間介質層113的材料性質接近，因此刻蝕去除第三氧化層109的刻蝕工藝也會對層間介質層113進行刻蝕。

本實施例中，由於第三氧化層109的厚度小於第一氧化層106的厚度，所述第三氧化層109的厚度較薄，因此採用無掩膜刻蝕工藝刻蝕去除第三氧化層109所需的刻蝕時間較短，從而減小所述無掩膜刻蝕工藝對層間介質層113造成的刻蝕損失，使得所述層間介質層113保持良好的形貌。

在其他實施例中，前述在刻蝕去除核心器件區的蓋帽層後保留核心器件區的第一氧化層時，則在去除偽柵層之後採用無掩膜刻蝕工藝刻蝕去除所述核心器件區的第一氧化層。

在其他實施例中，前述在刻蝕去除核心器件區的蓋帽層之後保留核心器件區的第一氧化層，則在去除偽柵層之後，採用無掩膜刻蝕工藝，刻蝕去除核心器件區的第一氧化層。

參考圖14，在所述核心器件區I的基底上形成表面修復層114。

本實施例中，在所述核心器件區I的鰭部102表面形成表面修復層114。所述表面修復層114有利於進一步改善核心器件區I的鰭部102表面性能，進一步修覆核心器件區I鰭部102表面受到的晶格損傷，去除核心器件區I鰭部102表面缺陷。

採用原位水汽生成氧化工藝，在所述核心器件區I的鰭部102表面形成所述表面修復層114。所述表面修復層114的材料為氧化矽。

參考圖15，去除所述表面修復層114(參考圖14)。

採用溼法刻蝕工藝或SiCoNi刻蝕系統，刻蝕去除所述表面修復層114。

在去除所述表面修復層114之後，核心器件區I的鰭部102表面的缺陷層被去除，且核心器件區I的鰭部102中凸出稜角部分也被去除，使所述鰭部102表面光滑、晶格質量改善，避免鰭部102頂角尖端放電問題。

在去除所述表面修復層114的過程中，所述蓋帽層107避免第一氧化層106暴露在刻蝕環境中，使得第一氧化層106保持良好的性能。

接著，去除所述輸入輸出器件區II的蓋帽層107(參考圖14)。

採用溼法刻蝕工藝刻蝕去除所述蓋帽層107，且所述溼法刻蝕工藝對蓋帽層107的刻蝕速率大於對第一氧化層106的刻蝕速率，使得溼法刻蝕工藝第一氧化層106的刻蝕速率很小甚至忽略不計。本實施例中，所述溼法刻蝕工藝的刻蝕液體為磷酸溶液，其中，磷酸的質量百分比為65％至85％，溶液溫度為80攝氏度至200攝氏度。

需要說明的是，本實施例中在去除輸入輸出器件區II的蓋帽層107之前，去除表面修復層。在其他實施例中，還能夠在去除輸入輸出器件區的蓋帽層的同時，去除所述表面修復層。

參考圖16，在所述核心器件區I的基底上形成第二氧化層116，所述第二氧化層116的厚度小於第一氧化層106的厚度。

本實施例中，所述第二氧化層116位於核心器件區I的基底表面，所述第二氧化層116覆蓋核心器件區I的鰭部102頂部表面和側壁表面。

所述第二氧化層116的材料為氧化矽，所述第二氧化層116的厚度為6埃至12埃。

本實施例中，所述第二氧化層116的材料為化學氧化物(chemical oxide)。採用化學浸潤(chemical dip)的方法形成所述第二氧化層116，採用化學浸潤氧化生長的氧化矽容易與後續形成的高k柵介質層材料之間形成Hf-Si-O的混 合結構，從而改善第二氧化層116與高k柵介質層之間的界面狀態，並且能夠提高後續生長的高k柵介質層的性質

在一個實施例中，形成所述第二氧化層116的方法包括：採用硫酸和雙氧水的混合溶液對所述鰭部102進行浸潤處理，浸潤處理的反應溫度為120攝氏度至180攝氏度，硫酸和雙氧水的體積比為1:1至5:1。

在另一實施例中，形成所述第二氧化層116的方法包括：採用氨水和雙氧水的混合溶液對所述鰭部102進行浸潤處理，浸潤處理的反應溫度為25攝氏度至45攝氏度，氨水和雙氧水的體積比為1:4至1:25。

在其他實施例中，所述第二氧化層還能夠為熱氧化層以及位於熱氧化層表面的化學氧化層，其中，熱氧化層的材料為熱氧化物，化學氧化層的材料為化學氧化物，所述熱氧化層有利於提高化學氧化層與基底之間的界面性能。形成所述第二氧化層的工藝步驟包括：對所述核心器件區的基底進行化學浸潤氧化處理，在所述核心器件區的基底表面形成化學氧化層；對所述核心器件區的基底以及化學氧化層進行熱氧化處理，在所述核心器件區的基底與化學氧化層之間形成熱氧化層。

參考圖17，在所述第二氧化層116表面以及第一氧化層106表面形成高k柵介質層117。

本實施例中，所述高k柵介質層117還位於層間介質層113頂部表面和側壁表面、以及隔離層115表面。

所述高k柵介質層117的材料為高k柵介質材料，其中，高k柵介質材料指的是，相對介電常數大於氧化矽相對介電常數的柵介質材料，所述高k柵介質層117的材料為HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。

採用化學氣相沉積、物理氣相沉積或原子層沉積工藝形成所述高k柵介質層117。本實施例中，所述高k柵介質層117的材料為HfO2，所述高k柵介質層117的厚度為5埃至15埃，採用原子層沉積工藝形成所述高k柵介質層117。

本實施例中，核心器件區I具有第一柵介質層，輸入輸出器件區II具有 第二柵介質層，其中，第一柵介質層包括第二氧化層116以及位於第二氧化層116表面的高k柵介質層117，第二柵介質層包括第一氧化層106以及位於第一氧化層106表面的高k柵介質層117。因此，所述第一柵介質層的厚度小於第二柵介質層的厚度，從而滿足核心器件和輸入輸出器件對柵介質層厚度的不同需求。

由於前述刻蝕過程中，所述第一氧化層106表面被蓋帽層107(參考圖14)覆蓋，所述蓋帽層107起到保護第一氧化層106的作用，使得第一氧化層106保持較高性能，提供輸入輸出器件的柵極氧化層完整性，改善輸入輸出器件的NBTI性能和PBTI性能。並且，由於所述蓋帽層107的阻擋作用，使得去除核心器件區I的第三氧化層的工藝不需要掩膜，從而節約了光罩數量，相應的也避免了光罩引入的不良影響，從而進一步改善形成的半導體器件的電學性能，使得核心器件和輸入輸出器件的性能均得到改善。

參考圖18，在所述高k柵介質層117表面形成柵電極層118，所述柵電極層118頂部與層間介質層113頂部齊平。

形成所述柵電極層118的工藝步驟包括：在所述高k柵介質層117表面形成柵電極膜，所述柵電極膜頂部高於層間介質層113頂部；研磨去除高於層間介質層113頂部的柵電極膜，形成所述柵電極層118。本實施例中，還研磨去除高於層間介質層113頂部的高k柵介質層117。

所述柵電極層118為單層結構或疊層結構。本實施例中，所述柵電極層118包括：位於高k柵介質層117表面的功函數層以及位於功函數層表面的電極層，其中，所述電極層的材料包括Al、Cu、Ag、Au、Pt、Ni、Ti或W。

形成的半導體器件為NMOS器件時，所述功函數層的材料為N型功函數材料，包括TiAl、TaAlN、TiAlN、MoN、TaCN或AlN中的一種或幾種；形成的半導體器件為PMOS器件時，所述功函數層的材料為P型功函數材料，包括Ta、TiN、TaN、TaSiN或TiSiN中的一種或幾種。

在其他實施例中，所述柵電極層還能夠為單層結構，柵電極層的材料包括Al、Cu、Ag、Au、Pt、Ni、Ti或W。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員， 在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。