焊盤上凸塊（bop）接合結構的製作方法
2024-01-29 16:42:15
焊盤上凸塊（bop）接合結構的製作方法
【專利摘要】本發明描述的實施方式提供了封裝體和接合襯底之間接合結構的增大的重疊表面區域。通過使用封裝體和/或接合結構上的伸長的接合結構並且通過使這些接合結構定向，接合結構設計成承受由熱循環導致的接合應力以減少冷焊。本發明還公開了一種焊盤上凸塊(BOP)接合結構。
【專利說明】焊盤上凸塊(BOP)接合結構
[0001]本申請要求2012年7月31日提交的名稱為「Bump on Pad (BOP) BondingStructure」的申請號為61/677，873的美國專利臨時申請的利益,所述申請通過引用全部併入本文中。
【技術領域】
[0002]本發明涉及半導體【技術領域】，更具體地，涉及一種焊盤上凸塊(BOP)接合結構。
【背景技術】
[0003]半導體器件用於多種電子應用中，例如，個人電腦、手機、數位相機以及其他電子設備。半導體器件通常通過以下方式來製造:在半導體襯底上方順序沉積絕緣層或者介電層、導電層以及半導體層的材料，並且使用光刻圖案化各種材料層以在其上形成電路部件和元件。
[0004]半導體產業通過繼續減小最小部件尺寸來持續提高各種電子部件(例如，電晶體、二極體、電阻器、電容器等等)的集成密度，這允許更多部件集成到給定區域內。在一些應用中，這些較小的電子部件也需要比傳統的封裝體使用更小面積或者更小高度的更小的封裝體。
[0005]因此，已經開始研發新的封裝技術。用於半導體器件的這些相對較新類型的封裝技術面臨製造挑戰。
【發明內容】
[0006]為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種封裝結構，包括:
[0007]具有連接結構的管芯封裝體，所述連接結構包括銅柱，其中所述銅柱具有第一表面區域；
[0008]襯底，具有填充金屬墊上方的開口的焊料層，其中所述焊料層與所述金屬墊直接接觸，所述開口具有第二表面區域，所述金屬墊具有第三表面區域，所述第一表面區域、所述第二表面區域以及所述第三表面區域中的至少之一具有伸長形狀，其中所述第三表面區域寬於所述第二表面區域，並且所述焊料層與所述管芯封裝體上的所述連接結構形成接合結構。
[0009]在可選實施例中，所述開口被焊料層包圍，所述焊料層可通過光刻被圖案化。
[0010]在可選實施例中，所述伸長形狀的軸線基本指向所述管芯封裝體的中心。
[0011]在可選實施例中，所述第一表面區域和所述第二表面區域均具有伸長形狀，所述第一表面區域和所述第二表面區域的軸線基本重疊並且指向所述管芯封裝體的中心。
[0012]在可選實施例中，所述伸長形狀是跑道形狀。
[0013]在可選實施例中，所述第三表面區域也是伸長的，並且所述第三表面區域的軸線基本與所述第一和第二表面區域的軸線重疊。[0014]在可選實施例中，所述封裝結構進一步包括另一接合結構,這兩個接合結構之間的節距在大約30 μ m和大約200 μ m之間。
[0015]在可選實施例中，所述伸長形狀的寬度在大約10 μ m和大約100 μ m之間。
[0016]在可選實施例中，所述襯底具有比所述管芯封裝體高的熱膨脹係數。
[0017]在可選實施例中，在所述金屬墊和相鄰金屬墊之間存在至少一根布線金屬線；所述至少一根布線金屬線具有與所述伸長形狀的軸線平行的軸線。
[0018]在可選實施例中，存在電連接至所述管芯封裝體中的所述銅柱的金屬墊，並且在該金屬墊和相鄰金屬墊之間存在至少一根布線金屬線，所述至少一根布線金屬線具有與所述伸長形狀的軸線平行的軸線。
[0019]根據本發明的另一方面，還提供了一種封裝結構，包括:
[0020]通過第一接合結構接合至襯底的封裝體，其中，所述第一接合結構包括:
[0021]接合至所述封裝體中的第一金屬墊的銅柱，所述封裝體包括至少一個半導體管
-!-H
心，
[0022]形成在介電材料中的焊料填充開口，所述焊料填充開口形成在第二金屬墊上方，所述焊料填充開口中的焊料層直接接觸所述第二金屬墊，所述銅柱的凸塊、所述第一金屬墊、所述焊料填充開口以及所述第二金屬墊的軸線基本重疊並且所述銅柱的凸塊、所述第一金屬墊以及所述焊料填充開口中的至少一個的軸線是伸長的並且指向所述封裝體的所述中心。
[0023]在可選實施例中，所述封裝結構包括與所述第一接合結構相鄰的第二接合結構，並且這兩個相鄰的接合結構的節距在大約30 μ m和大約200 μ m之間。
[0024]在可選實施例中，在與所述第一金屬墊或者所述第二金屬墊相同的水平上存在至少一根布線金屬線，所述至少一根布線金屬線位於這兩個接合結構之間。
[0025]在可選實施例中，在所述銅柱和所述第一金屬墊之間存在凸點下金屬化(UBM)層。
[0026]在可選實施例中，所述襯底包括選自雙馬來醯亞胺三嗪樹脂(BT)樹脂、FR-4、FR-5、陶瓷、玻璃、塑料以及膠帶的材料。
[0027]在可選實施例中，所述焊料填充開口由阻焊層圍繞。
[0028]在可選實施例中，所述銅柱的所述凸塊、所述第一金屬墊、所述焊料填充開口以及所述第二金屬墊都具有伸長形狀。
[0029]在可選實施例中，所述伸長形狀成形為跑道形狀。
[0030]在可選實施例中，所述銅柱的所述凸塊和所述焊料填充開口是伸長的。
【專利附圖】
【附圖說明】
[0031]為更完整的理解實施例及其優點，現將結合附圖所進行的以下描述作為參考，其中:
[0032]圖1A是根據一些實施例的封裝結構的立體圖；
[0033]圖1B示出根據一些實施例的在封裝體和襯底接合在一起之前部分封裝體和部分襯底的截面圖；
[0034]圖1C不出根據一些實施例的部分襯底的截面圖；[0035]圖2A示出根據一些實施例的具有互連金屬線的金屬墊的俯視圖；
[0036]圖2B示出根據一些其他實施例的具有互連金屬線的金屬墊的俯視圖；
[0037]圖3A是根據一些實施例的在接合之前封裝體和襯底的截面圖；
[0038]圖3B示出根據一些實施例的圖3A的銅柱和阻焊開口的俯視圖；
[0039]圖3C是根據一些實施例的封裝體和襯底後接合的截面圖；
[0040]圖3D是根據一些實施例的圖3C的銅柱和阻焊開口的俯視圖；
[0041]圖4A是根據一些實施例的封裝體和襯底後接合的截面圖；
[0042]圖4B示出根據一些實施例的圖4A的銅柱和阻焊開口的俯視圖；
[0043]圖5A是根據一些實施例的封裝體和襯底後接合的截面圖；
[0044]圖5B示出根據一些實施例的圖5A的銅柱和阻焊開口的俯視圖；
[0045]圖6示例性示出根據一些實施例的封裝體上的伸長銅柱；
[0046]圖7A-圖7F示出根據一些實施例的在接合之前，封裝體的銅柱以及襯底的阻焊開口和金屬墊的各種布置的俯視圖；以及
[0047]圖8示出根據一些實施例的封裝體的銅柱和金屬墊的俯視圖。
[0048]除非另有說明，不同附圖中的相應標號和符號通常指相應部件。將附圖繪製成清楚地示出實施例的相關方面而不必須成比例繪製。
【具體實施方式】
[0049]下面，詳細討論本發明實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的發明構思。所討論的具體實施例是示例性的，而不限制本發明的範圍。
[0050]圖1A是根據一些實施例的包括接合至襯底(或者接合襯底)120的封裝體110的封裝結構100的立體圖，襯底120進一步接合至襯底130。封裝體110至少包括半導體管芯(未示出)。半導體管芯包括如半導體集成電路製造中採用的半導體襯底，並且集成電路可形成在其中和/或其上。所述半導體襯底指包括半導體材料但不限於體矽，半導體晶圓，絕緣體上矽(SOI)襯底，或者矽鍺襯底的任何結構。包括III族、IV族和V族元素的其他半導體材料也可使用。所述半導體襯底可進一步包括多個隔離部件(未示出)，例如，淺溝槽隔離(STI)部件或者矽的局部氧化(LOCOS)部件。所述隔離部件可限定並且隔離各種微電子元件。可形成在半導體襯底中的各種微電子元件的實例包括電晶體(例如，金屬氧化物場效應電晶體(MOSFET)、互補金屬氧化物半導體(CMOS)電晶體)、雙極結型電晶體(BJT)、高壓電晶體、高頻電晶體，P-溝道和/或η-溝道場效應電晶體(PFET/NFET)；電阻器、二極體；電容器；電感器；熔絲；以及其他合適的元件。實施各種工藝(包括沉積、蝕刻、注入、光亥IJ、退火和/或其他合適的工藝)以形成微電子元件。微電子元件被互連以形成集成電路器件，例如，邏輯器件、存儲器件(例如，SRAM)、RF器件、輸入/輸出(I/O)器件、系統級晶片(SoC)器件、它們的組合，以及其他合適類型的器件。
[0051]根據一些實施例，襯底120包括半導體晶圓的一部分。襯底120可包括娃,砷化鎵，絕緣體上矽(「SOI」)或者其他類似的材料。在一些實施例中，襯底120還包括無源器件(例如，電阻器、電容器、電感器等)或者有源器件(例如，電晶體)。在一些實施例中，襯底120包括附加的集成電路。襯底120可進一步包括襯底通孔(TSV)並且可以為中介層。根據一些實施例，襯底120可以為堆疊的管芯。在一些實施例中，襯底130包括雙馬來醯亞胺-三嗪(BT)樹脂、FR-4(具有為阻燃劑的環氧樹脂粘合劑的玻璃纖維編織物構成的複合材料)、陶瓷、玻璃、塑料、膠帶、薄膜或者可帶有需要接收導電端子的導電墊或者導電盤的其他支撐材料。
[0052]襯底130可由用於製造襯底120的材料製造。在一些實施例中，襯底130是多層電路板。封裝體110通過連接件115接合至襯底120，並且襯底120通過連接件125接合至襯底130。
[0053]圖1B示出根據一些實施例的部分封裝體110的截面圖，圖1C示出根據一些實施例的在它們接合在一起之前接合結構附近的部分襯底120的截面圖。圖1B示出封裝體110包括具有器件的襯底102，器件具有形成在其內的互連件(未示出)。如上所述，儘管它可包括其他半導體材料，襯底102可包括諸如矽襯底的半導體襯底。互連結構104包括形成在其內並且連接至半導體器件的金屬線和通孔106並且互連結構104形成在襯底102上。金屬線和通孔106可由銅或者銅合金形成，並且可使用雙鑲嵌工藝形成。互連結構104可包括常見的層間電介質(ILD，未示出)以及金屬間電介質(MD) 108。MD108可包括低k介電材料，並且可具有低於大約3.0的介電常數。低k介電材料還可以為具有低於大約2.5的k值的極低k介電材料。
[0054]封裝體110包括凸點下金屬化(UBM)層111以及UBM層111上的銅柱112。在整個說明書中，銅柱112還稱為含銅凸塊或者金屬凸塊。儘管銅柱112在此處和下面的說明書中用作實例，其他類型的金屬凸塊(例如，焊錫塊)也可代替銅柱112。根據一些實施例，焊料層113形成在銅柱112上方。在一些實施例中，焊料層不形成在銅柱112上方。在一些實施例中，金屬勢壘層(未示出)形成在銅柱112和焊料層113之間以阻止通過混合焊料和銅形成的金屬間複合物(MC)的形成。在一些實施例中，勢壘層由Ti製造。UBM層111設置在金屬墊105上，金屬墊105連接至封裝體110中的互連結構。在互連結構104和不接觸金屬墊105的UBM層111之間，存在鈍化層107。在一些實施例中，鈍化層107由聚醯亞胺製造。在一些實施例中，鈍化層107包括多於一個的子層。金屬墊105可通過金屬線連接至相同金屬層上的輸入/輸出結構或者其他導電結構。在一些實施例中，金屬墊105包括銅並且可以為純銅或者銅合金。在一些可選的實施例中，可使用其他導電材料以替代銅。例如，金屬墊105可包括鋁、鋁合金、金或者金合金等。
[0055]在一些實施例中，UBM層111包括擴散勢壘層和種子層。擴散勢壘層可由氮化鉭形成，然而它也可由其他材料(例如，氮化鈦、鉭、鈦等)形成。種子層可為形成在擴散勢壘層上的銅種層。銅種層可由銅或者含有銀、鉻、鎳、錫、金以及它們的組合的銅合金之一形成。在一些實施例中，UBM層111包括由Ti形成的擴散勢壘層和由Cu形成的種子層。
[0056]根據一些實施例，圖1C示出包括基襯底150的襯底120。襯底120包括連接在襯底120的相對側上的金屬部件的金屬線和通孔(未示出)。襯底120的通孔可包括填充導電金屬的鍍通孔(PTH)。襯底120還包括金屬墊210，其被鈍化層207部分覆蓋。在一些實施例中，鈍化層207為可通過光刻圖案化的阻焊層(沒有另外的光刻膠層)。金屬墊210可以通過金屬線和通孔(未示出)電連接至在襯底120的底側上的球柵陣列(BGA)球(未示出)。金屬線和通孔形成在介電層中，介電層可形成在半導體層上方。
[0057]金屬墊210形成在頂部介電層上方。金屬墊210可由基本純銅、鋁銅，或者其他金屬材料(例如，鎢、鎳、鈀、金和/或它們的合金)形成。金屬墊210被鈍化層207部分覆蓋。焊料層220形成在金屬墊210上方以填充形成在鈍化層207中的開口以實現後續與封裝體110的焊料層113或者銅柱112 (如果沒有焊料層113)接合。在一些實施例中，形成在鈍化層207中的開口稱為阻焊開口(SRO) 117。金屬墊210可通過金屬線連接至相同金屬層上的輸入/輸出結構或者其他導電結構。在一些實施例中，金屬墊210包括銅並且可以為純銅或者銅合金。在一些可選的實施例中，可以使用其他導電材料以代替銅。例如，金屬墊210可包括鋁、鋁合金、金或者金合金等。用於形成襯底120的示例性結構的細節在2010年8月 6 日提交的名稱為「Flip Chip Substrate Package Assembly and Process for MakingSame」(代理卷號N0.TSM10-0271)的美國專利申請號為N0.12/852，196的專利申請中描述，該專利申請通過引用全部併入本文中。
[0058]如上所述，金屬墊105和210可通過金屬線連接至相同金屬層上的輸入/輸出結構或者其他導電結構。圖2A示出根據一些實施例的帶有互連金屬線215的金屬墊210的俯視圖。圖2A中金屬墊210是圓形的並且金屬墊210之間具有節距P和間距S。金屬墊210的直徑為D。圖2A還示出不適合金屬墊215之間的間距S但對金屬墊210不短路的三條金屬線215。圖2B示出根據一些實施例的帶有圖2A的相同金屬線215的金屬墊210』的俯視圖。圖2B的每個金屬墊210』具有與圖2A的金屬墊210相同的表面區域。金屬墊210還具有節距P。金屬墊210』是伸長的並且具有跑道形狀。金屬墊210』的寬度為W，也為金屬墊210』的圓形部分的直徑。由於金屬墊210』是伸長的，因而金屬墊210』的寬度W小於金屬墊210的直徑D。結果，金屬墊210』之間的間距S』大於S。三個金屬線215可適合金屬墊210』之間的間距S』內而且不對金屬墊210』短路。伸長的金屬墊為布置金屬線路徑提供了附加間距。在一些實施例中，節距P在大約30μπι和大約200μπι之間。在一些實施例中，金屬墊210的直徑D在大約20 μ m和大約150 μ m之間。在一些實施例中，金屬墊210的寬度W在大約10 μ m和大約100 μ m之間。
[0059]除提供布置金屬線路徑的附加間距之外，伸長的金屬墊還具有其他優勢。圖3A示出根據一些實施例的在回流焊之前襯底120的焊料層220直接上方的封裝體110的銅柱112的截面圖。銅柱112與焊料層220對準，銅柱112的中心與焊料層220的中心形成與襯底120的平坦表面基本垂直的線。圖3B示出銅柱112和用於焊料層220的SROl 17的俯視圖。在圖3A和圖3B示出的實施例中，銅柱112和SROl 17都是圓形的並且具有大約相同的直徑。銅柱112的俯視形狀與銅柱112下面的UBM層111相同。銅柱112的俯視形狀還與銅柱112下面的焊料層113相同。在一些實施例中，焊料層113沒有形成在銅柱112上方。封裝體110和襯底120的相對位置在回流之前以將焊料層220與銅柱112接合。圖3B示出銅柱112完全重疊SROl 17，並且所重疊的表面為銅柱112或者SROl 17的表面區域。在接合工藝之前，銅柱112與焊料層220對準，並且銅柱112的中心與焊料層220的中心形成與襯底120的平坦表面123基本垂直的線350。
[0060]由於封裝體110和襯底120中的材料之間的不同的熱膨脹係數(CTE)，它們的相對位置在熱處理(例如，回流焊)之後可能移動。例如，封裝體110包括矽襯底並且具有大約2-3ppm/°C的總體CTE，這比襯底120的總體CTE (為大約17ppm/°C )低。在熱處理之後，襯底120會在水平和垂直方向的膨脹超出封裝體110，該膨脹導致它們相對位置的移動。它們相對位置的移動在邊緣處相對於封裝體110和襯底120的中心處更突出。[0061]圖3C示出根據一些實施例的在它們接合在一起之後圖3A的封裝體110和襯底120的結構的截面圖。圖3C示出由於它的高CTE襯底120相對於封裝體110的位置更向邊緣移動。圖3D示出根據一些實施例的圖3C的接合結構的銅柱112和SR0117的俯視圖。銅柱112和SROl 17的重疊表面300*與圖3B (在回流之前)的面積300相比減小了。
[0062]圖4A示出根據一些實施例的在回流焊之後襯底120的焊料層220上方的封裝體110』的銅柱112』的截面圖。銅柱112』是伸長的並且具有跑道形狀的截面圖。在接合工藝之前，銅柱112』與焊料層220對準，並且銅柱112』的中心與焊料層220的中心形成與襯底120的平坦表面基本垂直的線。圖4A示出襯底120相對於封裝體110』的位置更向邊緣移動。 [0063]圖4B示出銅柱112』和用於焊料層220的SROl 17的俯視圖。銅柱112』和SROl 17的重疊面積為400。面積400小於圖3B的面積300。然而，面積400大於圖3D的面積300*。銅柱112』和SR0117的越大的重疊表面區域使得接合結構更強固，這減少了接合結構上的應力以及界面分層(interfacial delamination)和冷焊(或者虛焊)的風險。
[0064]圖5A示出根據一些實施例的在回流焊之後襯底120』的焊料層220』上方的封裝體110』的銅柱112』的截面圖。銅柱112』和焊料層220』具有為跑道形狀的伸長截面。在回流焊工藝(或者接合工藝)之前，銅柱112』與焊料層220』對準並且銅柱112』的中心和焊料層220』的中心形成與襯底120的平坦表面基本垂直的線。圖5B示出銅柱112』和用於焊料層220』的SR0117』的俯視圖。銅柱112』和SR0117』的重疊面積為500。面積500小於圖3B的面積300。然而，面積500大於圖3D的面積300*。銅柱112』和SR0117』的較大的重疊表面區域使接合結構更強固，這降低了接合結構上的應力以及界面分層和冷焊的風險。
[0065]為了降低封裝體上接合結構的應力，伸長的接合結構被布置以使伸長的接合結構的軸線基本對準襯底的封裝體的中心。圖6示出根據一些實施例的在封裝體角部的兩個示範性的伸長銅柱610以及靠近封裝體邊緣的中心的銅柱。圖6示出伸長銅柱610和610』被布置成使它們的軸線基本對準封裝體110的中心C。相類似地，如果金屬墊(以及金屬墊上的焊料層)也成形為是伸長的，它們應定向為與銅柱610和610』相似以最大化接合面積。伸長銅柱610和610』的這種方位布置，並因而形成接合結構，降低了接合結構(包括銅柱)上的應力。如上所述，由於封裝體110和接合襯底120之間的CTE差，封裝體110和接合襯底120在熱循環期間在不同的溫度膨脹和收縮。通過將封裝體110上的銅柱的軸線對準以指向封裝體110的中心，銅柱的膨脹(加熱期間)和收縮(冷卻期間)將跟隨封裝體110的下方襯底的膨脹或者收縮的方向。
[0066]在上面圖3A-圖6描述了輪廓類似於SRO的銅柱和焊料層的形狀和方向的各種實施例。焊料層220下面的金屬墊210的形狀和方向還影響接合結構的強度和界面分層的可能性。圖7A-圖7F示出根據一些實施例的在封裝體110接合到襯底120之前金屬墊210、SR0117、SR0117下面的銅柱112的各種布置的俯視圖。這些布置僅是示例性的。其他布置和結構也是可能的。
[0067]圖7A示出根據一些實施例的銅柱IU1與SROlH1以及SROlH1下面的金屬墊21(^的形狀以及對準的俯視圖。如上所述，焊料層220的形狀與SROl 17的形狀緊密配合。另外，在銅柱112上方可能存在焊料層113。然而，焊料層113的保護輪廓隨同銅柱112的輪廓。如圖7A中所示，金屬墊21(^的直徑大於SROlH1的直徑。SROl 17位於金屬墊210的表面內。如上所述，圖7A中示出的實施例在接合之後可能具有銅柱1121和SROlH1的表面的較小重疊。銅柱IU1的凸塊，SROlH1以及SROlH1下面的金屬墊21(^是同心的。另外，這三個結構的中心C1基本在彼此的頂部。
[0068]圖7B示出根據一些實施例的銅柱1122與SROl 172以及SROl 172下面的金屬墊2102的形狀以及對準的俯視圖。銅柱11?是伸長的並且成形為跑道形狀。31?01173和SR01173下面的金屬墊2103具有環形表面區域。銅柱1122，SROl172以及SR01172下面的金屬墊2102的中心和軸線對準為基本一樣或者平行以使橫穿封裝體110和襯底120的接合結構強固和平衡。如上所述，圖7B的布置會導致銅柱1122和SR01172(或者焊料層220)之間重疊更多。另外，這三個結構的中心C2基本在彼此的頂部上。在一些實施例中，這種布置會使得封裝體110和襯底120之間的接合結構比在圖7A示出的布置具有更低的總體應力，尤其對於接合的封裝體的邊緣區域附近的接合結構來說。[0069]圖7C示出根據一些實施例的銅柱1123與SR01173和SR01173下面的金屬墊2103的形狀以及銅柱1123與51?01173和31?01173下面的金屬墊2103對準的俯視圖。在俯視圖中銅柱1123、SR01173以及SROl 173下面的金屬墊2103是伸長的並且呈跑道形狀。銅柱1123、SROl 173以及SR01173下面的金屬墊2103的軸線對準並且指向相同的方向。另外，這三個結構的中心C3基本在彼此的頂部。在一些實施例中，這種布置會使得封裝體110和襯底120之間的接合結構具有比圖7A中示出布置更低的總體應力，尤其對於接合的封裝體的邊緣區域附近的接合結構來說。
[0070]圖7D示出根據一些實施例的銅柱1124與SR01174和SR01174下面的金屬墊2104的形狀以及銅柱1124與31?01174和SR01174下面的金屬墊2104對準的俯視圖。圖7D示出SROl174和金屬墊2104具有跑道形狀的凸塊。SR01174和金屬墊2104的軸線對準以均勻分配來自接合和接合結構的應力。銅柱1124具有環形凸塊。另外，這三種結構的中心C4在彼此的頂部上。在一些實施例中，這種布置會使得封裝體110和襯底120之間的接合結構比圖7A中示出的布置具有較低的總體應力，尤其對於接合的封裝體的邊緣區域附近的接合結構來說。
[0071]圖7E示出根據一些實施例的銅柱1125與SR01175和SR01175下面的金屬墊2105的形狀以及銅柱1125與SROl 175和SROl 175下面的金屬墊2105對準的俯視圖。圖7E示出SROl 175和金屬墊2105具有呈跑道狀的凸塊。SR01175和金屬墊2105的軸線對準以均勻分配來自接合和接合結構的應力。31?01175具有環形凸塊。另外，這三種結構的中心C5基本在彼此的頂部上。在一些實施例中這種布置會使得封裝體110和襯底120之間的接合結構比圖7A中示出的布置具有較低的總體應力，尤其對於接合的封裝體的邊緣區域附近的接合結構來說。
[0072]圖7F示出一些實施例的銅柱1126與SR01176和金屬墊2106的形狀以及銅柱1126與SRO1176和金屬墊2106對準的俯視圖。圖7F示出銅柱1125和SRO1176具有環形的凸塊。金屬墊2106具有跑道形狀的凸塊。為了減小由熱循環造成的應力，金屬墊2106的軸線應當也基本指向接合的封裝體的中心。這三個結構的中心C6基本在彼此的頂部上。
[0073]圖7A-圖7F中所述的實施例示出銅柱112具有比SROl 17大的表面區域。然而，這不是必需的或者必要的。銅柱112的表面區域可能等於或者小於SR0117的表面區域。如圖4A-5B中所述的伸長銅柱112和/或SROl 17的較小應力的優勢仍然適用。當銅柱112和/或SR0117是伸長的時，增大了它們之間的接合表面區域，例如，在一個例子中提高了35%，這個例子導致更好的接合完整性。金屬墊105與銅柱112的形狀、布置和關係類似於SR0117和金屬墊210之間的那些。金屬墊105的表面區域等於或者大於銅柱112的表面區域(或者凸塊)。圖8示出根據一些實施例的銅柱112和金屬墊105 (或者凸塊)的俯視圖。銅柱112和金屬墊105的中心C8基本重疊。另外，銅柱112和金屬墊105的軸線也基本重疊。銅柱112和金屬墊105的其他布置和結構也是可能的。
[0074]上述的實施例提供了位於封裝體和接合襯底之間的接合結構的增大的重疊表面區域。通過在封裝體和/或在接合襯底上使用伸長的接合結構並且通過使這些接合結構定向，接合結構被設計成承受由熱循環導致的接合應力以減小冷焊。
[0075]在一些實施例中，提供了封裝結構。所述封裝結構包括具有連接結構的管芯封裝體，所述連接結構包括銅柱，並且銅柱具有第一截面積。所述封裝結構還包括襯底並且焊料層填充金屬墊上方的開口。所述焊料層與金屬墊直接接觸，並且所述開口具有第二截面積。所述金屬墊具有第三表面區域，並且第一表面區域、第二表面區域以及第三表面區域中的至少之一具有伸長的形狀。所述第三表面區域比第二表面區域大。焊料層形成具有在管芯封裝體上的連接結構的接合結構。
[0076]在一些實施例中，提供了封裝結構。所述封裝結構包括通過第一接合結構接合至襯底的封裝體。所述第一接合結構包括接合至封裝體中的第一金屬墊的銅柱，並且所述封裝體包括至少一個半導體管芯。所述第一接合結構還包括形成在介電材料中的焊料填充開口，並且所述焊料填充開口形成在第二金屬墊上方。焊料填充開口中的焊料層直接接觸第二金屬墊。銅柱的凸塊、第一金屬墊、焊料填充開口以及第二金屬墊的軸線基本重疊並且指向封裝體的中心。凸塊的至少之一具有伸長形狀。
[0077]儘管已經詳細地描述了本發明及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主旨和範圍的情況下，做各種不同的改變，替換和更改。例如，本領域普通技術人員應當理解可以改變本文所述的許多部件，功能，工藝，以及材料，而保留在本發明的範圍內。而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、製造，材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該將這樣的工藝、機器、製造、材料組分、裝置、方法或步驟包括在範圍內。
【權利要求】
1.一種封裝結構，包括: 具有連接結構的管芯封裝體，所述連接結構包括銅柱，其中所述銅柱具有第一表面區域； 襯底，具有填充金屬墊上方的開口的焊料層，其中所述焊料層與所述金屬墊直接接觸，所述開口具有第二表面區域，所述金屬墊具有第三表面區域，所述第一表面區域、所述第二表面區域以及所述第三表面區域中的至少之一具有伸長形狀，其中所述第三表面區域寬於所述第二表面區域，並且所述焊料層與所述管芯封裝體上的所述連接結構形成接合結構。
2.如權利要求1所述的封裝結構，其中，所述開口被焊料層包圍，所述焊料層可通過光刻被圖案化。
3.如權利要求1所述的封裝結構，其中，所述伸長形狀的軸線基本指向所述管芯封裝體的中心。
4.如權利要求1所述的封裝結構，其中，所述第一表面區域和所述第二表面區域均具有伸長形狀，所述第一表面區域和所述第二表面區域的軸線基本重疊並且指向所述管芯封裝體的中心。
5.如權利要求1所述的封裝結構，其中，所述伸長形狀是跑道形狀。
6.如權利要求4所述的封裝結構，其中，所述第三表面區域也是伸長的，並且所述第三表面區域的軸線基本與所述第一和第二表面區域的軸線重疊。
7.如權利要求1所述的封裝結構，進一步包括另一接合結構，這兩個接合結構之間的節距在大約30 μ m和大約200 μ m之間。
8.如權利要求1所述的封裝結構，其中，所述伸長形狀的寬度在大約10μ m和大約100 μ m之間。
9.如權利要求1所述的封裝結構，其中，所述襯底具有比所述管芯封裝體高的熱膨脹係數。
10.一種封裝結構，包括: 通過第一接合結構接合至襯底的封裝體，其中，所述第一接合結構包括: 接合至所述封裝體中的第一金屬墊的銅柱，所述封裝體包括至少一個半導體管芯， 形成在介電材料中的焊料填充開口，所述焊料填充開口形成在第二金屬墊上方，所述焊料填充開口中的焊料層直接接觸所述第二金屬墊，所述銅柱的凸塊、所述第一金屬墊、所述焊料填充開口以及所述第二金屬墊的軸線基本重疊並且所述銅柱的凸塊、所述第一金屬墊以及所述焊料填充開口中的至少一個的軸線是伸長的並且指向所述封裝體的所述中心。
【文檔編號】H01L23/485GK103579152SQ201310136407
【公開日】2014年2月12日 申請日期:2013年4月18日 優先權日:2012年7月31日
【發明者】莊曜群, 莊其達, 郭正錚, 陳承先 申請人:臺灣積體電路製造股份有限公司