總線CRC校驗系統及總線系統CRC校驗方法與流程
2024-04-13 00:23:05
總線crc校驗系統及總線系統crc校驗方法
技術領域
1.本發明屬於總線系統技術領域，具體涉及一種總線crc校驗系統及總線系統crc校驗方法。
背景技術：
2.晶片出廠前會將程序存儲在rom(read-only memory，只讀存儲器)內，而隨著時間的推移或者受到電子幹擾，晶片在交給客戶時，rom內程序可能會出現丟包的情況。市場上常用於校驗rom程序丟包的方式為ecc(error correcting code，誤差校正碼)校驗，這種方法將會對每32位二進位數生成7位的校驗碼，從而導致存儲代碼的空間需要擴大將近1/4用於存儲ecc校驗碼，導致有效數據沒有足夠的存儲空間存放，相當於不必要地減少了晶片或其他總線系統的存儲空間。
3.此外，在對晶片或其他總線系統進行校驗時，通常需要控制cpu(central processing unit，中央處理器)將需要計算的數據從寄存器中讀出來，再寫入相應的寄存器，如此，還會導致計算周期較長，校驗工序複雜冗長等問題。
技術實現要素：
4.本發明的目的之一在於提供一種總線crc校驗系統，以解決現有技術中校驗值對存儲空間佔用過多，浪費存儲資源，以及校驗過程冗長複雜的技術問題。
5.本發明的目的之一在於提供一種總線系統crc校驗方法。
6.為實現上述發明目的之一，本發明一實施方式提供一種總線crc校驗系統，包括：ahb總線，以及電性連接至所述ahb總線的crc模塊、監測模塊和外設模塊；cpu通過ahb總線對crc模塊進行讀寫配置；所述crc模塊包括crc寄存器與crc編碼電路，所述crc寄存器與所述crc編碼電路電性連接；所述ahb總線包括地址總線與數據總線；所述監測模塊直接監視所述地址總線和所述數據總線，通過cpu將外設模塊的數據進行讀取並寫入所述crc寄存器。
7.作為本發明一實施方式的進一步改進，所述crc編碼電路內置有crc算法邏輯的組合邏輯電路，所述crc編碼電路用於將輸入的數據進行組合邏輯算法，得到crc編碼值和/或crc校驗值。
8.作為本發明一實施方式的進一步改進，所述總線crc校驗系統還包括rom模塊，所述rom模塊與所述crc模塊電性連接，所述crc模塊用於監測所述rom模塊的讀寫數據，對所述rom模塊內的晶片程序進行crc編碼，將crc編碼值將儲存在所述rom模塊的選項字節區，且/或，所述crc模塊用於對所述晶片程序執行二次編碼，對比得到的crc校驗值與所述crc編碼值，判斷所述晶片程序的出錯情況。
9.作為本發明一實施方式的進一步改進，所述總線crc校驗系統還包括rom模塊；所述rom模塊內部設置有多個程序區，所述crc模塊對每一個程序區進行單獨編碼，並生成對應於該程序區的crc編碼值和/或crc校驗值。
10.作為本發明一實施方式的進一步改進，所述crc寄存器包括crc控制寄存器、crc數據輸入寄存器、crc數據輸出寄存器或crc監測地址寄存器中的一種或兩種以上的組合。
11.作為本發明一實施方式的進一步改進，所述crc數據輸入寄存器為32位寄存器；所述crc數據輸入寄存器用於寫入相應多項式計算的數據。
12.作為本發明一實施方式的進一步改進，所述crc數據輸出寄存器為讀/寫32位寄存器，所述crc數據輸出寄存器用於存儲計算後的crc編碼值和/或crc校驗值，且/或，所述crc數據輸出寄存器用於在crc編碼值或crc校驗值長度不足32位時，自動補0。
13.為實現上述發明目的之一，本發明一實施方式提供一種總線系統crc校驗方法，應用於上述任一種技術方案所述的總線crc校驗系統；所述總線系統crc校驗方法包括如下步驟：s1，觸發監測模式，配置cpu將外設模塊中的數據進行讀取並寫入crc寄存器，配置crc模塊同步進行運算；s2，配置crc模塊監測rom模塊的讀寫數據，對rom模塊內位於不同程序區的晶片程序進行crc分區編碼，判斷所述晶片程序是否出錯，並在判定出錯時確定錯誤位置；其中，所述rom模塊包括重要程序區、次要程序區和剩餘空間；s3，若錯誤位置在所述重要程序區，則判定當前總線系統無法使用，等待上位機重寫rom模塊；若錯誤位置在所述次要程序區，則判定當前總線系統可以使用，並輸出代碼出錯指示信號；若錯誤位置在所述剩餘空間，則控制當前總線系統將錯誤數據全部置1，並判定當前總線系統可以使用。
14.作為本發明一實施方式的進一步改進，步驟s2中，所述「配置crc模塊監測rom模塊的讀寫數據，對rom模塊內的位於不同程序區的晶片程序進行crc分區編碼」包括如下步驟：s211，配置cr寄存器，觸發rommen監測使能位，配置monsel選擇監測rom，配置crcmwr選擇監測讀寫；s212，等待cpu對rom模塊的第一程序區進行操作；s213，在操作結束後，讀取crc數據輸出寄存器，得到指向所述第一程序區的crc編碼值，將其寫入所述rom模塊中對應的選項字節區。
15.作為本發明一實施方式的進一步改進，所述步驟s2中，所述「判斷所述晶片程序是否出錯」包括如下步驟：s221，根據s211中cr寄存器的配置參數，配置cr寄存器；s222，等待cpu對rom模塊的所述第一程序區進行操作；s223，在操作結束後，讀取crc數據輸出寄存器，得到指向所述第一程序區的crc校驗值，並與所述crc編碼值進行比對，判斷兩者是否一致；s224，若一致，則判定所述第一程序區中的晶片程序沒有出錯。
16.與現有技術相比，本發明提供的總線crc校驗系統，通過採用crc校驗，克服了校驗值對存儲資源的過分佔用，相當於變相擴大了總線系統的存儲空間；通過設置與ahb總線和crc模塊分別連接的監測模塊，在開啟監測模式後，監測模塊將會直接監視地址總線和數據總線，cpu只需要將數據從其他模塊寄存器中讀出來或者寫進去，監測模塊就會自動將對應數據寫入crc寄存器，省去了cpu向crc寄存器的寫操作，實現了節省處理時間，加快校驗速度的技術效果。
附圖說明
17.圖1是本發明一實施方式中總線crc校驗系統的結構示意圖。
18.圖2是本發明一實施方式中總線系統crc校驗方法的步驟示意圖。
19.圖中，ahb總線100；crc模塊200；crc寄存器21；crc編碼電路22；監測模塊300；外設模塊400。
具體實施方式
20.以下將結合附圖所示的具體實施方式對本發明進行詳細描述。但這些實施方式並不限制本發明，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護範圍內。
21.實施例一
22.如圖1所示，本發明公開了一種總線crc校驗(cyclical redundancy check，循環冗餘校驗)系統，包括：ahb總線100(advanced high performance bus，高級高性能總線)，以及電性連接至ahb總線100的crc模塊200、監測模塊300和外設模塊400；cpu通過ahb總線100對crc模塊200進行讀寫配置。
23.crc模塊200包括crc寄存器21與crc編碼電路22，crc寄存器21與crc編碼電路22電性連接。
24.ahb總線100包括地址總線與數據總線；監測模塊300直接監視地址總線和數據總線，通過cpu將外設模塊400的數據進行讀取並寫入crc寄存器21。
25.如此，本發明提供的總線crc校驗系統，能夠克服校驗值存儲空間佔用過大的問題，利用較為輕量的crc校驗值代替ecc校驗值，在應用於對rom模塊進行校驗的場景下，其效果更為顯著。當然，本發明提供的技術方案，並不局限於應用在上述場景下，對於ram(random access memory，隨機存取存儲器)等應用場景，也可以直接或經過調整後實現適配。
26.此外，由於設置了檢測模塊300，能夠保證crc校驗一側的處理與外設模塊400一側或cpu一側動作相同步，利用此種諸如「映射」的關係，避免反覆讀取和轉存帶來的耗時，能夠大幅提高crc校驗的處理速度，也即提高總線系統的校驗速度。
27.具體地，crc編碼電路22內置有crc算法邏輯的組合邏輯電路，crc編碼電路22用於將輸入的數據進行組合邏輯算法，得到crc編碼值和/或crc校驗值。
28.進一步地，crc編碼電路22指的是crc算法邏輯的組合邏輯電路，其作用為：在輸入要計算的數據後，使數據經過組合邏輯算法，最終得到想要的crc編碼。因為crc模塊200有五種多項式可以選擇，即有5種算法組合邏輯可以選擇。所述五種多項式以及5種算法組合邏輯參見後文，此處不再贅述。
29.進一步的，外設模塊400可以是晶片裡面的任何接在ahb總線100下的模塊，也可以是ahb總線100下apb總線(advanced peripheral bus，外圍總線)(apb總線接在ahb總線100下)下的模塊。只要cpu對該模塊進行寄存器讀寫操作時，數據需要經過ahb總線100，那就可以被crc模塊200進行計算。
30.一般情況下，crc寄存器21是用來計算通信協議中的收發數據寄存器，比如spi；i2c；uart中的data寄存器。基於此種配置，crc模塊200可以更好地監測任何ahb總線100下的寄存器。
31.總線crc校驗系統還包括rom模塊，所述rom模塊與所述crc模塊200電性連接。
32.在一種具體示例中，crc模塊200用於監測所述rom模塊的讀寫數據，對所述rom模塊內的晶片程序進行crc編碼，將crc編碼值儲存在所述rom模塊的選項字節區。如此，能夠實現對所述rom模塊進行監測，獲知其當前讀寫狀態的效果。
33.在另一種具體示例中，crc模塊200用於對所述晶片程序執行二次編碼，對比得到
的crc校驗值與所述crc編碼值，判斷所述晶片程序的出錯情況。如此，能夠實現對所述rom模塊進行校驗，判斷其是否發生讀寫錯誤的效果。
34.當然，在一種較優示例中，crc模塊200可以配置為同時具有上述兩種功能，執行上述兩種步驟。如此，能夠將監測和校驗過程相結合併依次執行，不僅能夠利用crc校驗減小校驗值的空間佔用，還能夠加快校驗處理速度。
35.具體的，rom模塊中存儲的數據可以按照其重要性進行劃分，在本發明中，基於其用於存儲程序(或稱，晶片程序)，因此將其定義為「程序區」，當然此種定義並不形成對其物理層面仍是存儲器分區的本質及用途的限制。舉例而言，假設64kb的空間內，有16kb的主程序最為重要，則可以依據程序的重要性，將此部分定義為重要程序區；有16kb的程序較為次要，則可以將其定義為次要程序區；剩下32kb的空間則全是1，可以將其對應定義為剩餘空間。
36.簡言之，在總線crc校驗系統包括rom模塊的實施方式中，rom模塊內部設置有多個程序區。
37.這種情況下，crc模塊200除了會對所述rom模塊的全空間產生一個crc編碼外，還會對各個程序區(也即，分區)產生一個相應的crc編碼。這個對應於程序區的crc編碼，可以具有增加校驗準確性的功能，和/或可以具有確認出錯的代碼位於哪一個程序區的功能。
38.簡言之，crc模塊200至少對每一個程序區進行單獨編碼，並生成對應於該程序區的crc編碼值、crc校驗值，或者crc編碼值與crc校驗值。其中，crc編碼值可以解釋為執行一次crc編碼的結果，crc校驗值可以解釋為執行二次crc編碼的結果。兩次執行crc編碼的過程中，優選至少保持crc模塊200中的cr寄存器的配置一致。
39.在一種優選的實施方式中，對應於不同出錯位置，總線crc校驗系統可以形成如下三種響應：
40.(1)如果錯誤出現在重要程序區，則晶片無法使用，需要等待上位機重寫rom模塊；
41.(2)如果錯誤出現在次要程序區，則晶片可以使用，但會提示有代碼出錯；
42.(3)如果錯誤出現在剩餘空間，則晶片會將其內容全置1(rom在不使用時復位值為1)，晶片可以正常使用。
43.優選地，crc寄存器21包括crc控制寄存器、crc數據輸入寄存器、crc數據輸出寄存器或crc監測地址寄存器中的一種或兩種以上的組合。
44.進一步地，各個寄存器的偏移地址與復位值如表1所示。
45.表1
[0046][0047]
crc數據輸入寄存器(crc_datain)為8位、16位或32位寫寄存器，優選為32位寫寄存器。crc數據輸入寄存器可以是只能32位讀的寄存器。其中，crc數據輸入寄存器用於寫入
相應多項式計算的數據。
[0048]
優選地，crc數據輸出寄存器(crc_dataout)為讀/寫32位寄存器，crc數據輸出寄存器的偏移地址為0x08；復位值為0x00000000。
[0049]
在一種具體示例中，所述crc數據輸出寄存器用於存儲計算後的crc編碼值、crc校驗值，或者crc編碼值和crc校驗值。
[0050]
在另一種具體示例中，所述crc數據輸出寄存器用於在crc編碼值或crc校驗值長度不足32位時，自動補0。
[0051]
在一種更優的具體示例中，crc輸出寄存器的配置也可以是上述兩種方案的組合，crc輸出寄存器可以用於執行上述兩種步驟。
[0052]
crc監測地址寄存器(crc_mar)優選可以配置為，將需要監測的寄存器地址寫入該寄存器，在監測使能位crcmen打開後，即可對監測寄存器的讀寫數據進行crc計算。
[0053]
其中，crc控制寄存器功能描述如表2所示。
[0054]
表2
[0055]
[0056][0057]
作為附加說明地，crc模塊200搭載在ahb總線100上，cpu通過ahb總線100對crc中的寄存器進行讀寫配置，cpu完成一次寄存器的讀或者寫操作需要幾十個時鐘周期。在現有技術中，cpu需要先從其他模塊寄存器中讀數據，再將其寫入crc寄存器21當中，這種情況下cpu需要經歷兩個讀寫周期。
[0058]
而在本發明提供的技術方案中，通過配置監測模塊300，其可以直接監視地址總線和數據總線，cpu只需要將數據從其他模塊寄存器中讀出來或者寫進去，監測模塊300就會自動將對應數據寫入crc寄存器21，省去了cpu向crc寄存器21的寫操作，從而節省大量時間。
[0059]
而當這個數據量足夠大時，節省時間的效果則更為顯著。舉例而言，當晶片裡的rom空間為64kb，如果cpu要依次將數據從rom中讀取再寫入crc，將會消耗大量時間，用此方法則只需要讀取不需要寫入，能夠至少節省一半的時鐘周期。
[0060]
crc模塊200是晶片或總線系統中搭載在ahb總線100下的一個模塊，通過生成crc
校驗值來檢測數據中的錯誤。crc計算結果的位階在lsb(least significant bit，最低有效位)優先或msb(most significant bit，最高有效位)優先兩種通信方式中進行切換。
[0061]
此外，配置crc校驗或搭載crc模塊200，還可以具有更多功能。例如，可以監視外設模塊400中的串行通信模塊(例如，包含uart的模塊，universal asynchronous receiver/transmitter，通用異步接收/發送裝置)讀寫。又例如，可以將需要監測的寄存器地址設置為rom地址，cpu對rom模塊內程序進行讀或者flash擦寫。在此過程中，crc模塊200均可同步進行運算。
[0062]
實施例二
[0063]
圖2示出了總線系統crc校驗方法流程圖。
[0064]
具體地，本發明公開了一種總線系統crc校驗方法，應用於上述任一種技術方案的總線crc校驗系統；總線系統crc校驗方法包括如下步驟。
[0065]
s1，觸發監測模式，配置cpu將外設模塊400中的數據進行讀取並寫入crc寄存器21，配置crc模塊200同步進行運算。
[0066]
s2，配置crc模塊200監測rom模塊的讀寫數據，對rom模塊內位於不同程序區的晶片程序進行crc分區編碼，判斷晶片程序是否出錯，並在判定出錯時確定錯誤位置。
[0067]
s3，若錯誤位置在重要程序區，則判定當前總線系統無法使用，等待上位機重寫rom模塊；若錯誤位置在次要程序區，則判定當前總線系統可以使用，並輸出代碼出錯指示信號；若錯誤位置在剩餘空間，則控制當前總線系統將錯誤數據全部置1，並判定當前總線系統可以使用。
[0068]
其中，與實施例一類似地，rom中存儲的數據可以按照其重要性進行劃分，假設64kb的空間內，有16kb的主程序最為重要，16kb的程序較為次要，剩下32kb的空間則全是1。換言之，rom模塊包括重要程序區、次要程序區和剩餘空間。如此，執行上述步驟s1至步驟s3，能夠在實現同步運算且分區crc校驗的基礎上，對crc校驗的結果進行分析，以確定具體出錯位置。
[0069]
可以理解地，上述步驟s3中三種處理方式對應於三種錯誤位置判斷結果，屬於三個相互並行的技術方案，或一個技術方案的三個相互並行的實施例。
[0070]
具體地，在進行crc運算前，需要配置crc模塊200，配置的參數不同得出的crc編碼也會不同，可選擇的參數如下：
[0071]
3種位寬訪問方式，包括8、16、32位。
[0072]
5種多項式，分別為：
[0073]
[1]x8+x2+x+1(crc-8)；
[0074]
[2]x16+x15+x2+1(crc-16)；
[0075]
[3]x16+x12+x5+1(crc-ccitt)；
[0076]
[4]x32+x26+x23+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x+1(cr c-32)；
[0077]
[5]x32+x28+x27+x26+x25+x23+x22+x20+x19+x18+x14+x13+x11+x10+x9+x8+x6+1(crc-32c)；
[0078]
進一步地，全空間的crc編碼和分區的crc編碼通過存儲位置進行區分，選擇32位多項式，生成32位crc編碼。在一種實施方式中，可以默認第一個32位crc編碼是全空間的編碼；可以默認第二個32位編碼對應第一個分區編碼(可以是所述重要程序區的crc編碼值)；
可以默認第三個32位編碼對應第二個分區編碼(可以是所述次要程序區的crc編碼值)。依次類推，排序方式為地址從小到大，以此類推。
[0079]
選擇不同的多項式時，輸入數據也應該以相應的位寬進行訪問，比如選擇8位多項式，就應當以8位數據的組織形式輸入，如果一次輸入32位的數據，則只會計算高8位；而當選擇32位多項式時，如果輸入數據不足32位，則會自動補0，在初值為0時，輸入數據前補0對crc編碼結果沒有影響。
[0080]
在進行全空間crc編碼和分區的crc編碼區分過程中，可以將地址0x00～0x03放全空間的32位crc編碼，0x04～0x07放第一個分區的32位編碼。
[0081]
crc編碼還可以具2種計算方式，包括低位優先lsb與高位優先msb，此處不再贅述。
[0082]
crc模塊200可以直接監測外設模塊400中任何一個寄存器的讀寫變化值，而省去cpu搬運數據的步驟。該功能通常用於監測串行通信模塊的數據寄存器，在cpu對串行通信模塊的數據寄存器進行讀寫時，crc模塊200同步進行運算。
[0083]
在實施例二的第一具體示例中，對於步驟s2中「配置crc模塊200監測rom模塊的讀寫數據，對rom模塊內的位於不同程序區的晶片程序進行crc分區編碼」包括下述步驟。
[0084]
s211，配置cr寄存器，觸發rommen監測使能位，配置monsel選擇監測rom，配置crcmwr選擇監測讀寫。
[0085]
s212，等待cpu對rom模塊的第一程序區進行操作。
[0086]
s213，在操作結束後，讀取crc數據輸出寄存器，得到指向第一程序區的crc編碼值，將其寫入rom模塊中對應的選項字節區。
[0087]
crc模塊200可以用於監測rom模塊的讀寫數據，該功能通常用於對rom內程序進行crc編碼，編碼結果將儲存在選項字節區。通過對rom內程序二次編碼，對比選項字節區內的數據，可以判斷晶片程序是否出現出錯。
[0088]
在實施例二的第二具體示例中，對於步驟s2中「判斷所述晶片程序是否出錯」包括如下述步驟。
[0089]
s221，根據s211中cr寄存器的配置參數，配置cr寄存器。
[0090]
s222，等待cpu對rom模塊的所述第一程序區進行操作。
[0091]
s223，在操作結束後，讀取crc數據輸出寄存器，得到指向所述第一程序區的crc校驗值，並與所述crc編碼值進行比對，判斷兩者是否一致。
[0092]
s224，若一致，則判定所述第一程序區中的晶片程序沒有出錯。
[0093]
總結而言，本發明提供的上述步驟s1-s3，特別是衍生的第一具體示例，包含對程序區進行遍歷的過程，目的在於尋找錯誤編碼。
[0094]
在實際操作中，通俗來講，遍歷過程可以具體是：配置crc模塊200為監測rom模式，等待cpu對rom地址依次進行讀操作(32位機情況下，地址依次+4，即先讀0x00，再讀0x04，0x08....)直到地址遍歷16kb的rom重要程序空間，此時讀crc_dataout寄存器會得到該16kb數據的crc編碼。按照這種方法，再對48kb的不重要程序空間進行相同操作，也會得到一個crc編碼。
[0095]
同樣地，上述方案，特別是衍生的第二具體示例，包括一個校驗過程。
[0096]
在實際操作中，通俗來講，校驗過程可以具體是：對rom內程序進行一次crc遍歷，生成對應的crc編碼，存儲在rom的最後1kb裡面，生成編碼的時候不會遍歷這1kb的空間；如
果需要校驗則是對其中的程序再進行一次crc遍歷，生成對應的crc編碼，並與第一次生成的crc編碼比對，如果一致，說明程序沒有出錯，如果rom內的數據沒有變化，那無論進行多少次crc遍歷，得到的crc編碼都是不變的。
[0097]
綜上，本發明提供的總線crc校驗系統，通過採用crc校驗，克服了校驗值對存儲資源的過分佔用，相當於變相擴大了總線系統的存儲空間；通過設置與ahb總線100和crc模塊200分別連接的監測模塊300，在開啟監測模式後，監測模塊300將會直接監視地址總線和數據總線，使得crc寄存器21中數據的寫入與cpu同步，cpu只需要將數據從其他模塊寄存器中讀出來或者寫進去，監測模塊300就會自動將對應數據寫入crc寄存器21，省去了cpu向crc寄存器21的寫操作，實現了節省處理時間，加快校驗速度的技術效果。
[0098]
應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
[0099]
上文所列出的一系列的詳細說明僅僅是針對本發明的可行性實施方式的具體說明，它們並非用以限制本發明的保護範圍，凡未脫離本發明技藝精神所作的等效實施方式或變更均應包含在本發明的保護範圍之內。