形成封裝件的方法與流程
2024-04-12 16:04:05
1.本發明涉及半導體技術領域，更具體地，涉及一種形成封裝件的方法。
背景技術：
2.在集成電路的封裝中，載體晶圓通常用作支撐機構。例如，當形成具有穿透器件晶圓的襯底的貫通孔的器件晶圓時，器件晶圓接合至載體晶圓，以使得器件晶圓可以被減薄，以及可以在襯底的背側上形成電連接器。
技術實現要素：
3.根據本發明的實施例的一個方面，提供了一種形成封裝件的方法，包括：將第一晶圓接合至第二晶圓；在第一晶圓上執行修整工藝，其中，去除第一晶圓的邊緣部分；沉積與第一晶圓的側壁接觸的側壁保護層，其中，沉積側壁保護層包括沉積與第一晶圓的側壁接觸的高密度材料，並且其中，側壁保護層具有高於氧化矽的密度；去除與第一晶圓重疊的側壁保護層的水平部分；以及在第一晶圓上方形成互連結構，其中，互連結構電連接至第一晶圓中的集成電路器件。
4.根據本發明的實施例的另一個方面，提供了一種形成封裝件的方法，包括：在載體晶圓上方接合器件晶圓；減薄器件晶圓的半導體襯底；修整器件晶圓，其中，修整器件晶圓的邊緣部分；在器件晶圓和載體晶圓上沉積側壁保護層，其中，沉積側壁保護層包括沉積含金屬層；露出器件晶圓的頂面；以及在器件晶圓上方形成互連結構，其中，互連結構電連接至器件晶圓中的集成電路器件。
5.根據本發明的實施例的又一個方面，提供了一種形成封裝件的方法，包括：在載體晶圓上方接合器件晶圓，其中，器件晶圓中的第一介電層接合至載體晶圓中的第二介電層；修整器件晶圓，其中，修整器件晶圓中的第一襯底的部分，並且暴露載體晶圓中的第二襯底的頂面；在器件晶圓和載體晶圓上沉積側壁保護層，其中，沉積側壁保護層包括沉積選自金屬氧化物、金屬氮化物、金屬碳化物及其組合構成的組中的材料；從器件晶圓和載體晶圓去除側壁保護層的水平部分；去除第二襯底的至少部分；以及將封裝組件附接至器件晶圓以形成晶圓級封裝件，其中，側壁保護層存在於晶圓級封裝件中。
附圖說明
6.當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪製。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
7.圖1至圖11示出了根據一些實施例的在晶圓接合工藝和封裝件形成中的中間階段。
8.圖12至圖14示出了根據一些實施例的在晶圓接合工藝和封裝件形成中的中間階段。
9.圖15和圖16示出了根據一些實施例的晶圓級封裝件的截面圖。
10.圖17示出了根據一些實施例的晶圓接合工藝和封裝件形成的工藝流程。
具體實施方式
11.以下公開內容提供了許多用於實現本發明的不同特徵的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本公開。當然，這些僅僅是實例，而不旨在限制本公開。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本公開可以在各個示例中重複引用標號和/或字母。這種重複是為了簡單和清晰，其本身並不限定所討論的各個實施例和/或配置之間的關係。
12.而且，為了便於描述，在此可以使用諸如「在
…
之下」、「在
…
下方」、「下部」、「在
…
之上」、「上部」等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。
13.提供晶圓接合工藝以及封裝件形成。根據本公開的一些實施例，將器件晶圓接合至載體晶圓。減薄器件晶圓，隨後進行邊緣修整工藝。在器件晶圓的側壁上形成側壁保護層。根據一些實施例，側壁保護層使用高密度材料形成，高密度材料具有高於氧化矽的密度。高密度材料具有防止有害化學品和水分穿透的良好阻隔能力。通過使用高密度側壁保護層，降低了器件晶圓中的低k介電層以及低k介電層中的金屬部件的退化，並且避免了器件退化。本文討論的實施例提供了能夠製作或使用本公開的主旨的示例，並且本領域的普通技術人員將容易理解在預期範圍內的不同實施例的變型。在各個視圖和示例中，相似的參考標號用於標示相似的元件。儘管方法實施例是按照特定順序執行來進行討論的，但其他的方法實施例可以按照任何邏輯順序執行。
14.圖1至圖11示出了根據本公開的一些實施例的在器件晶圓與載體晶圓的接合以及器件晶圓的背側上的背側互連結構的形成中的中間階段的截面圖。相應的流程也示意性地反映在圖17所示的工藝流程中。
15.參考圖1，形成晶圓20。根據一些實施例，晶圓20是載體晶圓，並因此在下文中稱為載體晶圓20。載體晶圓20可以具有圓形的頂視形狀。根據一些實施例，載體晶圓20包括襯底22。襯底22可由與器件晶圓30(隨後討論)中的襯底32相同的材料形成，以便在隨後的封裝工藝中，由載體晶圓20和器件晶圓30之間的熱膨脹係數(cte)值不匹配而導致的翹曲得以減小。襯底22可以由矽形成或者包含矽，然而也可以使用諸如陶瓷、玻璃、矽酸鹽玻璃等其他材料。根據一些實施例，整個襯底22由均質材料形成，其中不存在與均質材料不同的其他材料。例如，整個載體晶圓20可以由矽(摻雜的或未摻雜的)形成，並且其中不存在金屬區域、介電區域等。
16.根據可選實施例，晶圓20是器件晶圓，器件晶圓包括有源器件(諸如電晶體)和/或無源器件(諸如電容器、電阻器、電感器等)。當晶圓20是器件晶圓時，晶圓20可以是未切鋸晶圓，未切鋸晶圓包括連續延伸進晶圓中的所有器件管芯的半導體襯底，或者晶圓20可以
是包括分立器件管芯的重構晶圓，分立器件管芯封裝在密封劑(諸如模塑料)內。
17.在襯底22上沉積接合層24。相應的工藝在圖17所示的工藝流程200中示出為工藝202。根據一些實施例，接合層24由介電材料形成或者包括介電材料，介電材料可以是矽基介電材料，諸如氧化矽(sio2)、sin、sion、siocn、sic、sicn等，或其組合。根據一些實施例，接合層24具有在約到約之間範圍內的厚度。
18.根據本公開的一些實施例，接合層24可以使用高密度等離子體化學氣相沉積(hdpcvd)、等離子體增強化學氣相沉積(pecvd)、化學氣相沉積(cvd)、低壓化學氣相沉積(lpcvd)、原子層沉積(ald)等形成。
19.根據一些實施例，接合層24與襯底22物理接觸。根據可選實施例，載體晶圓20包括接合層24和襯底22之間的多個層(未示出)。例如，可以存在由諸如氧化矽、磷矽酸鹽玻璃(psg)、硼矽酸鹽玻璃(bsg)、摻硼磷矽酸鹽玻璃(bpsg)、摻氟矽酸鹽玻璃(fsg)等氧化物基(也可以是矽氧化物基)材料形成的氧化物基層。也可以存在由氮化矽形成或包括氮化矽的氮化物基層，然而氮化物基層也可以由諸如氮氧化矽(sion)的其他材料形成或者包括諸如氮氧化矽(sion)的其他材料。根據本公開的一些實施例，可以使用pecvd、cvd、lpcvd、ald等形成襯底22和接合層24之間的層。還可以在接合層24和襯底22之間形成對準標記。對準標記可以形成為金屬塞，金屬塞可以通過鑲嵌工藝形成。
20.進一步參考圖1，形成器件晶圓30。器件晶圓30可以是未切鋸晶圓，並且圖2中所示的接合工藝是晶圓到晶圓的接合工藝。根據一些實施例，器件晶圓30包括襯底32。可以存在從前側(所示出的頂側)延伸進襯底32的貫穿襯底通孔(未示出)。根據可選實施例，在此階段不形成貫通孔，並且在圖8所示的工藝中形成貫通孔。襯底32可以是半導體襯底，諸如矽襯底。根據其他實施例，襯底32可包括其他半導體材料，諸如矽鍺、摻碳矽等。襯底32可以是體襯底，或者可以具有層狀結構，例如，包括矽襯底和在矽襯底上方的矽鍺層。
21.根據一些實施例，器件晶圓30包括器件管芯，器件管芯可以包括邏輯管芯、存儲器管芯、輸入輸出管芯、集成無源器件(ipd)等，或其組合。例如，器件晶圓30中的邏輯器件管芯可以是中央處理單元(cpu)管芯、圖形處理單元(gpu)管芯、移動應用管芯、微控制單元(mcu)管芯、基帶(bb)管芯、應用處理器(ap)管芯等。器件晶圓30中的存儲器管芯可包括靜態隨機存取存儲器(sram)管芯、動態隨機存取存儲器(dram)管芯等。器件晶圓30可以是包括連續延伸遍布整個器件晶圓30的半導體襯底的簡單器件晶圓，或者可以是重構晶圓，重構晶圓包括封裝在其中的器件管芯、包括集成為系統的多個集成電路(或器件管芯)的片上系統(soc)管芯等。
22.根據本公開的一些實施例，在半導體襯底32的頂面上形成集成電路器件34。示例性的集成電路器件34可以包括互補金屬氧化物半導體(cmos)電晶體、電阻器、電容器、二極體等。本文未示出集成電路器件34的細節。根據可選實施例，器件晶圓30用於形成中介層，在其中襯底32可以是半導體襯底或者介電襯底。
23.層間介電(ild)36形成在半導體襯底32上方，並且填充集成電路器件34中的電晶體(未顯示)的柵極堆疊件之間的間隔。根據一些示例性的實施例，ild 36由氧化矽、磷矽酸鹽玻璃(psg)、硼矽酸鹽玻璃(bsg)、摻硼磷矽酸鹽玻璃(bpsg)、摻氟矽酸鹽玻璃(fsg)等形成或者包含這些材料。ild 36可使用旋塗、可流動化學氣相沉積(fcvd)、化學氣相沉積(cvd)等形成。根據本公開的一些實施例，ild 36使用諸如pecvd、lpcvd等的沉積方法形成。
24.接觸塞38形成在ild 36中，並且用於將集成電路器件34電連接至在其上方的金屬線和通孔。根據本公開的一些實施例，接觸塞38由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、其合金和/或其多層的導電材料形成。接觸塞38的形成可包括在ild 36中形成接觸開口，在接觸開口內填充導電材料，以及執行平坦化工藝(諸如化學機械拋光(cmp)工藝)以使得接觸塞38的頂面與ild 36的頂面齊平。
25.互連結構40存在於ild 36和接觸塞38上方。互連結構40包括形成在介電層46中的金屬線42和通孔44。介電層46可包括下文中的層間金屬介電(imd)層46。根據本公開的一些實施例，介電層46中的一些由介電常數值(k值)低於約3.0的低k介電材料形成。介電層46可由含碳低k介電材料、氫倍半矽氧烷(hsq)、甲基倍半矽氧烷(msq)等形成或包含這些材料。根據本公開的一些實施例，介電層46的形成包括沉積含有成孔劑的介電材料，並且然後執行固化工藝以驅除成孔劑，並且因此剩餘的介電層46是有孔的。根據本公開的可選實施例，介電層46中的一些或全部由非低k介電材料形成，諸如氧化矽、碳化矽(sic)、碳氮化矽(sicn)、碳氮氧化矽(siocn)等。可由碳化矽、氮化矽、氧氮化矽、鋁、氧化物、氮化鋁等或其多層形成的蝕刻停止層(未示出)形成於介電層46之間，並且為簡單起見未示出。
26.在介電層46中形成金屬線42和通孔44。在相同水平處的金屬線42在下文中統稱為金屬層。根據本公開的一些實施例，互連結構40包括通過通孔44互連的多個金屬層。imd層的數量基於路徑要求來確定。例如，可能有5到15個imd層。
27.金屬線42和通孔44可以由銅或銅合金形成，並且它們也可以由其他金屬形成。形成工藝可以包括單鑲嵌工藝和雙鑲嵌工藝。在示例性的單鑲嵌工藝中，首先在介電層46中的一個中形成溝槽，隨後以導電材料填充溝槽。然後執行諸如cmp工藝的平坦化工藝，以去除導電材料的高於imd層的頂面的多餘部分，在溝槽中留下金屬線。在雙鑲嵌工藝中，溝槽和通孔開口都形成在imd層中，通孔開口在溝槽下方並且連接至溝槽。然後在溝槽和通孔開口內填充導電材料，以分別形成金屬線和通孔。導電材料可以包括擴散阻擋層和擴散阻擋層上方的含銅金屬材料。擴散阻擋層可以包括鈦、氮化鈦、鉭、氮化鉭等。
28.介電層46可以進一步包括低k介電層上方的鈍化層。例如，在鑲嵌金屬線42和通孔44上方可以存在未摻雜的矽酸鹽玻璃(usg)層、氧化矽層、氮化矽層等。鈍化層比低k介電層密度大，並且具有隔離低k介電層與有害化學品和氣體(諸如水分)的功能。
29.根據一些實施例，頂部金屬焊盤50可以形成在互連結構40上方，並且通過金屬線42和通孔44電連接至集成電路器件34。頂部金屬焊盤50形成在介電層52中。頂部金屬焊盤50可以由銅、鎳、鈦、鈀等或其合金形成或包含這些材料。根據一些實施例，頂部金屬焊盤50位於鈍化層52中。根據可選實施例，可以形成聚合物層(其可以為聚醯亞胺、聚苯並惡唑(pbo)等)，頂部金屬焊盤50位於聚合物層中。
30.接合層54沉積在器件晶圓30的頂部上，並且因此是器件晶圓30的頂面層。對應的工藝在圖17所示的工藝流程200中示出為工藝204。接合層54可以由選自形成接合層24的同組候選材料的材料形成。例如，接合層54可以選自氧化矽(sio2)、sin、sion、siocn、sic、sicn等，或其組合。接合層24和54的材料可以彼此相同或不同。根據一些實施例，接合層54具有在約到約之間範圍內的厚度。
31.參考圖2，將器件晶圓30翻轉倒置，並接合至載體晶圓20，接合層54接合至接合層24。可通過熔合接合來執行接合，例如，通過形成si-o-si鍵以連接載體晶圓20和器件晶圓
30。對應的工藝在圖17所示的工藝流程200中示出為工藝206。根據一些實施例，將器件晶圓30接合至載體晶圓20包括在包含氧氣(o2)和/或氮氣(n2)的工藝氣體中預處理接合層24和54，執行預接合工藝以將接合層24和54連接至一起，以及在預接合工藝之後執行退火工藝。根據一些實施例，在預接合工藝期間，通過施加將器件晶圓30壓向載體晶圓20的壓力，使得器件晶圓30接觸載體晶圓20。
32.在預接合工藝之後，執行退火工藝。可以形成si-o-si鍵以將接合層24和接合層54連接至一起，從而使接合層24和接合層54以高接合強度彼此接合。根據一些實施例，在約250℃至約400℃之間的溫度下執行退火工藝。退火持續時間可以在約30分鐘至約60分鐘之間的範圍內。根據一些實施例，例如圖2所示，器件晶圓30在載體晶圓20上方並且接合至在其下方的載體晶圓20。根據可選實施例，器件晶圓30在載體晶圓20下方並且接合至在其上方的載體晶圓20，並且在接合之後，翻轉接合結構，所得的結構如圖2所示。
33.參考圖3，在襯底22和襯底32之間的間隙中以及互連結構40的側壁上分配聚合物層58。相應的工藝在圖17所示的工藝流程200中示出為工藝208。根據一些實施例，聚合物層58由聚醯亞胺、pbo等形成或包含聚醯亞胺、pbo等。聚合物層58以可流動形式分配，並且然後硬化及固化。此外，聚合物層58被分配為完全環繞襯底22和襯底32之間區域的環。
34.參考圖4，從器件晶圓30的背側執行背側研磨工藝，並且減薄襯底32。相應的工藝在圖17所示的工藝流程200中示出為工藝210。背側研磨工藝可以通過cmp工藝或機械拋光工藝執行。在背側研磨工藝中，聚合物層58具有防止器件晶圓30從載體晶圓20剝離的功能。此外，研磨工藝和後續清潔工藝可能涉及到水的使用，聚合物層58可以阻止水分從介電層46的側壁透進互連結構40，並且可以防止器件晶圓30中的介電層和金屬部件的退化。
35.然後執行邊緣修整工藝，以去除聚合物層58以及器件晶圓30的邊緣部分。也可以去除載體晶圓20的一些邊緣部分。相應的工藝在圖17所示的工藝流程200中示出為工藝212。所得的結構如圖5所示，其中晶圓30的側壁從晶圓20的對應邊緣橫向凹進。在圖5和後續圖中，示出了修整器件晶圓30的一個邊緣。實際上，被修整的邊緣是環形的，這意味著環形邊緣的所有邊緣都可以被修整。根據一些實施例，修整寬度w1可以在約2mm至約4mm之間的範圍內。此外，在修整工藝中，可以修整襯底22的頂部部分以形成延伸進襯底22的凹槽60。凹槽60的深度d1可在約50μm至約200μm之間的範圍內。凹槽60形成環繞襯底22的頂部部分的凹槽環。
36.在後續工藝中，可以進一步減薄襯底32。根據可選實施例，省略進一步減薄襯底32。根據一些實施例，在幹蝕刻工藝中減薄襯底32，幹蝕刻工藝可以是各向異性蝕刻工藝或各向同性蝕刻工藝。根據可選實施例，可通過幹蝕刻工藝和隨後進行溼蝕刻工藝來執行蝕刻。例如，幹蝕刻工藝可以通過使用蝕刻氣體來執行，蝕刻氣體包括氟(f2)、氯(cl2)、氯化氫(hcl)、溴化氫(hbr)、溴(br2)、c2f6、cf4、so2，hbr、cl2和o2的混合物或者hbr、cl2、o2和ch2f2的混合物等。溼蝕刻工藝(如果有的話)可以使用koh、四甲基氫氧化銨(tmah)、ch3cooh、nh4oh、h2o2、異丙醇(ipa)，hf、hno3和h2o的溶液等執行。
37.根據可選實施例，襯底32的減薄可以通過cmp工藝或機械研磨工藝執行。在預先形成延伸進半導體襯底32的貫通孔65(圖8)的實施例中，貫通孔65將通過減薄工藝暴露。
38.圖6示出了側壁保護層62的形成，側壁保護層62也是隔離層。相應的工藝在圖17所示的工藝流程200中示出為工藝214。側壁保護層62的材料可具有高密度，例如，高於氧化矽
的密度，氧化矽的密度可以約為2.65g/cm3。此外，側壁保護層62的材料可以包括金屬化合物，諸如金屬氧化物和/或金屬氮化物，以進一步提高其密度和其阻擋能力。側壁保護層62的密度可以高於約2.7g/cm3，並且可在2.7g/cm3和約12.0g/cm3之間的範圍內。例如，氮化矽的密度約為3.17g/cm3，氧化鎢的密度約為7.16g/cm3，氧化鉿的密度約為9.7g/cm3。密度大的側壁保護層62允許其具有防止有害化學品和水分穿透其到達器件晶圓30中的低k介電層和金屬部件並削弱器件晶圓30中的低k介電層和金屬部件的良好能力。
39.根據一些實施例，側壁保護層62可以由以m
woxnycz
表示的材料形成，其中值w、x、y和z為相對原子序數，值w、x、y和z之和等於1.0。元素m可選自si、al、ti、zr、hf、w等，或其組合。值w、x、y和z中的每個可以小於約0.9，並且可以在約0.1到約0.9之間的範圍內。厚度t1還與側壁保護層62的阻擋能力有關，密度大的側壁保護層62更薄，而密度小的側壁保護層62更厚。根據一些實施例，側壁保護層62的厚度t1在約3nm和約1000nm之間的範圍內。
40.根據一些實施例，側壁保護層62可以由上述金屬化合物形成，和/或可以由sin、sion、sic、sicn、sico、alo、aln等，其化合物或其多層形成或者包含sin、sion、sic、sicn、sico、alo、aln等，其化合物或其多層。根據一些實施例，當值x、y、z之和等於零時，側壁保護層62也可以是矽層或者金屬層，其中金屬從前述列表中選擇。當為矽層或金屬層時，矽或金屬的原子百分比可以大於約90％或95％。
41.根據一些實施例，側壁保護層62為單層，整個側壁保護層62由均質材料形成，該均質材料可以從上述材料中選擇。根據可選實施例，側壁保護層62具有包括多個子層的多層結構。例如，圖6示出了包括子層62a和上部子層62b的示例性的雙層側壁保護層62。側壁保護層62還可以包括兩個以上的子層，諸如三個子層、四個子層或更多子層。子層的組分彼此不同。當兩個子層被認為是具有不同的組分時，這意味著兩個子層中的一個子層具有至少一種不在另一個子層中的元素，或者兩個子層具有相同的元素，但是兩個子層中元素的百分比彼此不同。
42.根據一些實施例，下部子層62a對載體晶圓20和器件晶圓30具有良好的粘著力，並且對載體晶圓20和器件晶圓30具有比相應的上部子層(諸如上部子層62b)更好的粘著力。根據一些實施例，下部子層62a具有比相應的上部層更高的氮原子百分比。隨著氮原子百分比的增加，粘著力提高。例如，下部子層62a可以表示為ma
w1ox1ny1cz1
，並且上部子層62b可以表示為mb
w2ox2ny2cz2
，其中值y1大於值y2。值x2可以大於值x1，從而使得上部層具有比下部層更好的阻擋能力，而值x2也可以等於或小於值x1。元素ma和mb中的每個可從si、al、ti、zr、hf、w等或其組合中選擇。此外，元素ma可以與元素mb相同或不同。
43.根據側壁保護層62具有多層結構的一些實施例，下部子層(諸如62a)和上部子層(諸如62b)中的每個或一些具有均一的組分，這意味著當沉積時，這些子層中的元素的原子百分比是均一的，並且對應的前體的流速是均一的。根據可選實施例，當下部子層和上部子層彼此接觸時，下部子層的下部分可形成為具有均一的組分，而下部子層的上部分可以形成為具有從下部子層的下部分的組分逐漸過渡到上部子層的組分的逐漸改變的組分。例如，當子層62a的下部分由m
wox1ny1cz
形成，且上部子層由m
w o
x2ny2cz2
形成時，下部子層62a的上部分可以具有逐漸降低的氮原子百分比和/或逐漸增加的氧原子百分比。在下部子層的上部分的沉積進行期間，含氮前體的流速逐漸降低，並且用於沉積上部子層62b的含氧前體的流速可以逐漸增加，直到一點處，開始沉積上部子層62b。
44.根據一些實施例，側壁保護層62可以通過使用諸如cvd、ald等的共形沉積工藝來形成。可以調整工藝條件以進一步增加所得的側壁保護層62的密度。例如，可以降低側壁保護層62的沉積速率以使側壁保護層62密度更大。這可以通過降低前體的流速和/或沉積室中的壓力來實現。也可以增加器件管芯30和載體晶圓20的溫度，以降低側壁保護層62的沉積速率並且以增加側壁保護層62的密度。根據一些實施例，沉積溫度在約25℃到約450℃之間的範圍內，並且也可以在約350℃到約450℃之間的範圍內。室壓力可以在約5毫託到約50託之間的範圍內。
45.根據一些實施例，為了實現子層之間的差異，可以調整工藝條件，以使上部子層和下部子層彼此不同。根據一些實施例，在下部子層的沉積中，使用第一壓力來實現第一沉積速率。在對應的上部子層的沉積中，使用不同於第一壓力的第二壓力來實現不同於第一沉積速率的第二沉積速率。用於沉積下部子層的前體的流速可以與用於沉積對應的上部子層的前體的流速相同。因此，上部子層和下部子層可以具有相同的組分，而上部子層與下部子層的密度可以不同(諸如大於或小於)。
46.圖7示出了去除側壁保護層62的水平部分，從而暴露器件晶圓30的頂面。相應的工藝在圖17所示的工藝流程200中示出為工藝216。根據一些實施例，執行cmp工藝以去除與器件晶圓30重疊的側壁保護層62的第一部分。可以執行蝕刻工藝以去除與載體晶圓20中的襯底22重疊並接觸的側壁保護層62的第二部分。根據可選實施例，側壁保護層62的第二部分不被去除，並且保留在載體晶圓20上。示出了虛線區域63，以表明側壁保護層62的第二部分可能存在於該區域中，或者可能不存在於該區域中。根據可選實施例，通過執行一個或多個各向異性蝕刻工藝來去除側壁保護層62的水平部分。根據這些實施例，去除與器件晶圓30重疊的側壁保護層62的水平部分以及與載體晶圓20重疊的側壁保護層62的水平部分。
47.剩餘的側壁保護層62形成環繞並接觸器件晶圓30的全環(full ring)。側壁保護層62具有防止器件晶圓30中的層剝離的功能。此外，側壁保護層62防止水分和氧氣從器件晶圓30的側壁透入器件晶圓30。
48.參考圖8，例如通過共形沉積工藝形成介電層64，共形沉積工藝可以是ald工藝、cvd工藝等。相應的工藝在圖17所示的工藝流程200中示出為工藝218。根據一些實施例，介電層64由氧化矽、氮化矽、氮氧化矽等形成或包含氧化矽、氮化矽、氮氧化矽等。貫通孔65可以形成為穿透襯底32，並且電連接至集成電路器件34。形成工藝可以包括蝕刻介電層64和襯底32以形成貫穿開口。蝕刻可以在互連結構40中的金屬焊盤上停止。接下來，形成環繞貫穿開口中的每個的隔離層。形成工藝可以包括沉積延伸進貫穿開口的共形介電層，並且然後執行各向異性蝕刻工藝以重新暴露金屬焊盤。然後沉積導電材料以填充貫穿開口，隨後進行平坦化工藝以去除貫穿開口外部的多餘導電材料。導電材料的剩餘部分是貫通孔65。相應的工藝在圖17所示的工藝流程200中示出為工藝220。
49.根據可選實施例，貫通孔65已預先形成(例如，在圖1所示的工藝中)。因此，在圖8所示的工藝中，可以在襯底32上執行背側研磨工藝和回蝕工藝，從而貫通孔65的頂部部分突出高於襯底32的凹進的頂面。然後沉積介電層64，隨後進行輕cmp工藝以重新暴露貫通孔65。
50.如圖8所示，介電層64可以在側壁保護層62的外側壁上延伸。介電層64可以進一步在襯底22的頂面上延伸並與其接觸。相反地，介電層64在虛線區域63(圖7)中的側壁保護層
62的水平部分的頂面上延伸並與其接觸，當側壁保護層62的這些部分未被移除時。
51.參考圖9，形成背側互連結構68，其包括一個或多個介電層72以及再分布線(rdl)70的一個或多個層。相應的工藝在圖17所示的工藝流程200中示出為工藝222。根據一些實施例，rdl 70通過鑲嵌工藝形成，該鑲嵌工藝包括沉積對應的介電層72，在介電層72中形成溝槽和通孔開口，以及利用金屬材料填充溝槽和通孔開口以形成rdl 70。介電層72可由諸如氧化矽、氮化矽、氮氧化矽等的無機介電材料形成或包含這些材料。
52.根據可選實施例，介電層72可以由高分子材料形成，高分子材料可以是光敏的，並且rdl層的形成工藝可以包括沉積金屬晶種層，在金屬晶種層上方形成電鍍掩模並圖案化電鍍掩模，執行電鍍工藝以形成rdl，去除電鍍掩模以暴露在其下方的金屬晶種層的部分，並蝕刻金屬晶種層的暴露部分。
53.根據一些實施例，在器件晶圓30的背面上形成電連接器76。電連接器76可以包括金屬凸塊、金屬焊盤、焊料區域等。根據一些實施例，電連接器76突出高於介電層72的頂面。根據可選實施例，電連接器76的頂面與介電層72共面。
54.根據一些實施例，去除載體晶圓20。相應的工藝在圖17所示的工藝流程200中示出為工藝224。根據一些實施例，將圖9所示結構的頂側粘著至膠帶，並且將結構翻轉倒置。然後可以通過cmp工藝、機械研磨工藝、蝕刻工藝或其組合去除襯底22。接合層24可以被去除，或者可以保留下來不被去除。當去除接合層24時，將暴露接合層54。所得結構在圖10中示出。
55.如圖10所示，在器件晶圓30的前側上形成電連接器78。相應的工藝在圖17所示的工藝流程200中示出為工藝226。形成工藝可以包括蝕刻接合層54以形成開口，從而暴露金屬焊盤50，以及形成延伸進開口中電連接至金屬焊盤50的電連接器78。
56.根據一些實施例，器件晶圓30可以在管芯切鋸工藝中分離，以形成分立器件管芯30』。側壁保護層62通過管芯切鋸工藝去除，而不存在於所得的器件管芯30』中。根據可選實施例，將另一器件晶圓接合至晶圓30以形成重構晶圓，重構晶圓被分離為彼此分離的器件管芯30』，器件管芯30』中的每個與另一晶圓中的另一器件管芯接合。
57.圖11示出了封裝件80，封裝件80包括接合有器件管芯82的器件管芯30』。相應的工藝在圖17所示的工藝流程200中示出為工藝228。可以分配密封劑84以密封器件管芯82。密封劑84可以是模塑料、模塑底部填充物等。將封裝組件88接合至器件管芯30』。封裝組件88可以是印刷電路板、封裝襯底等。可以在器件管芯30』和封裝組件88之間設置底部填充物86。
58.根據可選實施例，器件管芯82在去除襯底22(圖9)之前被接合至未切鋸器件晶圓30中的器件管芯30』，而不是在去除襯底22(圖9)之後被接合至器件管芯30』。因此，可以將如圖11所示的器件管芯82接合至圖9中所示的結構，隨後進行密封工藝以形成包括載體晶圓20、器件晶圓30、器件管芯82和密封劑84的重構晶圓(圖11)。之後可以執行後續工藝以形成圖11所示的結構。
59.圖12至圖14示出了根據本公開的可選實施例的封裝件形成中的中間階段的截面圖。這些實施例類似於圖1至圖11中所示的實施例，不同之處在於沒有將器件管芯接合至器件管芯30』的前側，而是將封裝組件附接至器件管芯30』的背側，並且沒有完全去除載體晶圓/管芯的襯底22。除非另有規定，這些實施例中的組件的材料和形成工藝基本上與圖1至
圖11所示的前述實施例中以相似參考標號表示的相似組件相同。因此，有關圖12至圖14中所示的組件的形成工藝的細節和材料的細節可以在前述實施例的討論中找到。
60.這些實施例的初始工藝與圖1至圖9中所示的基本上相同。接下來，如圖12所示，通過例如cmp工藝或機械研磨工藝，來減薄襯底22。
61.根據一些實施例，器件晶圓30和襯底22可以在管芯切鋸工藝中分離，從而形成分立封裝件81，每個分立封裝件81包括器件管芯30』中的一個和襯底22的部分。側壁保護層62通過管芯鋸切工藝去除，並且不存在於所得的封裝件81中。圖13示出了所得的封裝件81中的一個。
62.圖14示出了根據可選實施例的封裝件80的形成。可以理解地，封裝件80可以以和圖14所示的不同的方式封裝。封裝件81可以通過熱界面材料(tim)85或者管芯附接膜附接至封裝組件88』。根據一些實施例，器件管芯30』通過接合引線87電連接至封裝組件88。
63.圖15示出了其中形成了晶圓級封裝件80』的結構。在晶圓級封裝中，器件晶圓30沒有被切鋸，並且被用作具有晶圓形狀。器件晶圓30包括半導體襯底32。該實施例可用以於一些高性能應用中，諸如人工智慧(ai)應用中。器件晶圓30通過例如焊料區域78接合至晶圓88」。分配底部填充物86。可選地，器件晶圓30可以通過晶圓級混合接合來接合至晶圓88」。如圖15所示，側壁保護層62可以保留在最終結構中。側壁保護層62可以形成完全環繞器件晶圓30的全環。
64.根據圖15所示的一些實施例，移除載體晶圓20的襯底22。根據可選實施例，如圖16所示，減薄襯底22，並且封裝組件88
」』
附接在襯底22下方，襯底22是未切鋸晶圓20的部分。
65.本公開的實施例具有一些有利特徵。通過形成密度大(密度大於氧化矽)的側壁保護層，側壁保護層可以有效地阻止氧氣和水分在後續工藝中透入器件晶圓。從而，提高了側壁保護層的氧氣和水分隔離能力。
66.根據本發明的一些實施例，一種形成封裝件的方法，包括將第一晶圓接合至第二晶圓；在第一晶圓上執行修整工藝，其中，去除第一晶圓的邊緣部分；沉積與第一晶圓的側壁接觸的側壁保護層，其中，沉積側壁保護層包括沉積與第一晶圓的側壁接觸的高密度材料，並且其中，側壁保護層具有高於氧化矽的密度；去除側壁保護層的與第一晶圓重疊的水平部分；以及在第一晶圓上方形成互連結構，其中，互連結構電連接至第一晶圓中的集成電路器件。在實施例中，沉積側壁保護層包括沉積含金屬介電層。在實施例中，含金屬介電層包括選自鋁、鈦、鋯、鉿、鎢及其組合的金屬。在實施例中，沉積側壁保護層包括沉積由第一材料形成的第一子層；以及在第一子層上沉積第二子層，其中第二子層由不同於第一材料的第二材料形成。在實施例中，沉積第二子層包括沉積含有第一金屬的第一含金屬層。在實施例中，沉積第一子層包括沉積含有與第一金屬不同的第二金屬的第二含金屬層。在實施例中，方法還包括在沉積第一子層和第二子層之間，沉積第三子層，其中，在沉積第三子層期間，工藝氣體從用於沉積第一子層的第一前體逐漸過渡到用於沉積第二子層的第二前體。在實施例中，整個側壁保護層包含高密度材料。在實施例中，方法還包括在形成互連結構之後，從第一晶圓去除第二晶圓。在實施例中，方法還包括在第一晶圓上執行分離工藝，以將第一晶圓分離為多個器件管芯。在實施例中，多個器件管芯不含有側壁保護層的部分。在實施例中，方法還包括將第一晶圓接合至晶圓級封裝組件；以及在第一晶圓和晶圓級封裝組件之間設置底部填充物，其中底部填充與側壁保護層物理接觸。
67.根據本發明的一些實施例，一種形成封裝件的方法，包括在載體晶圓上方接合器件晶圓；減薄器件晶圓的半導體襯底；修整器件晶圓，其中，修整器件晶圓的邊緣部分；在器件晶圓和載體晶圓上沉積側壁保護層，其中，沉積側壁保護層包括沉積含金屬層；露出器件晶圓的頂面；以及在器件晶圓上方形成互連結構，其中，互連結構電性連接至器件晶圓中的集成電路器件。在實施例中，側壁保護層包括選自鋁、鈦、鋯、鉿、鎢及其組合的金屬。在實施例中，沉積側壁保護層包括沉積第一子層；以及在第一子層上沉積第二子層，其中，第一子層具有比第二子層更高的氮原子百分比。在實施例中，第二子層具有比第一子層更高的氧原子百分比。在實施例中，方法還包括沉積在第一子層和第二子層之間的過渡層，其中，在沉積過渡層中，工藝條件從用於形成第一子層的工藝條件逐漸過渡到用於形成第二子層的工藝條件。
68.根據本發明的一些實施例，一種形成封裝件的方法，包括在載體晶圓上方接合器件晶圓，其中，器件晶圓中的第一介電層接合至載體晶圓中的第二介電層；修整器件晶圓，其中，修整器件晶圓中的第一襯底的部分，並且暴露載體晶圓中的第二襯底的頂面；在器件晶圓和載體晶圓上沉積側壁保護層，其中，沉積側壁保護層包括沉積選自金屬氧化物、金屬氮化物、金屬碳化物及其組合構成的組中的材料；從器件晶圓和載體晶圓去除側壁保護層的水平部分；去除第二襯底的至少部分；以及將封裝組件附接至器件晶圓以形成晶圓級封裝件，其中，側壁保護層存在於晶圓級封裝件中。在實施例中，沉積側壁保護層包括沉積含金屬材料。在實施例中，沉積側壁保護層包括沉積金屬化合物，其中，金屬化合物包括選自鋁、鈦、鋯、鉿、鎢及其組合的金屬。
69.上面概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，它們可以容易地使用本發明作為基礎來設計或修改用於實施與本文所介紹實施例相同的目的和/或實現相同優勢的其它工藝和結構。本領域技術人員也應該意識到，這種等同構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，本文中它們可以做出多種變化、替換以及改變。