Mos電晶體的寄生雙極型電晶體的特性表徵方法
2023-06-15 19:14:41
專利名稱：Mos電晶體的寄生雙極型電晶體的特性表徵方法
技術領域：
本發明涉及一種金屬氧化物半導體(Metal Oxide kmiconductor，M0Q電晶體的寄生雙極型電晶體(Bipolar Junction Transistor, BJT)的特性表徵方法，尤其涉及一種橫向(lateral)絕緣襯底上的矽結構(Silicon On Insulator, S0I)的MOS電晶體的寄生 BJT的特性表徵方法。
背景技術：
SOI結構的MOS電晶體因具有較大電流驅動能力，陡直的亞閾值斜率，較小的短溝道，窄溝道效應等優點，特別適用於高速、低壓、低功耗電路的應用。請參閱圖1，圖1是一種現有技術的SOI結構的MOS電晶體的剖面結構示意圖。所述電晶體包括支撐襯底11，形成於所述襯底11表面的絕緣層12，形成於所述絕緣層13表面的體區(body) 13、源區14、漏區15，柵介質16及柵極17。由於體區13中的電壓波動而產生浮體效應(Floating Body Effects，FBE)，浮體效應對SOI MOS電晶體的正常工作產生有害效應，其中最常見的是扭結效應和雙極型效應。當MOS電晶體的溝道區被局部耗盡並且施加高漏電壓時，MOS電晶體中產生的電場在漏區15附近產生碰撞電離。因此，如果SOI MOS電晶體是N-MOS電晶體，產生的空穴被注入體區13而產生正的電荷體。積聚在體區13中的正電荷導致體電位的增加，進而導致SOI MOS晶體閾電壓Vt的降低。由於閾電壓的降低提高了漏極電流，閾電壓的變化在SOI MOS電晶體的傳輸特性曲線中表現為扭結(Kink)。由於MOS電晶體包括一橫向的寄生雙極型電晶體，即由源區14、體區13、漏區15 形成的NPN型電晶體，其中，源區14為所述NPN型電晶體的發射極(e)、體區13為所述NPN 型電晶體的基極(b)、漏區15為所述NPN型電晶體的集電極(c)，如圖2所示。所述MOS電晶體體電位的增加還導致所述NPN型電晶體導通。所述NPN型電晶體放大了所述漏區15 附近的空穴電流，並引起MOS電晶體漏電流的第二次扭結效應。在雙極型電晶體的各特性參數中，電流增益係數β為最重要的一個特性之一，用於表徵雙極型電晶體對基極電流的放大倍數。因此，所述雙極型電晶體的電流增益係數β 決定所述漏區15附近的空穴電流的放大倍數，對所述MOS電晶體的擊穿電壓(breakdown voltage)和閂鎖效應(latch-up effect)有重要影響。現有技術中，通常採用測試所述雙極型電晶體的基極電流和集電極電流而獲得電流增益係數β。然而，當測試所述基極電流時，需要測試裝置與所述體區13接觸，導致整個測試過程比較複雜。
發明內容
本發明的目的在於提供一種不需要體區接觸的MOS電晶體的寄生雙極型電晶體的特性表徵方法。一種MOS電晶體的寄生雙極型電晶體的特性表徵方法，包括如下步驟測量所述 MOS電晶體的漏電流Id ；測量所述MOS電晶體的柵致漏極漏電流Igidl ；測量所述MOS電晶體的源極和漏極之間的電壓Vds，所述電壓Vds為所述MOS電晶體的寄生雙極型電晶體的集電極和發射極之間的電壓Vce ；根據測得的所述漏電流Id和所述柵致漏極漏電流Igidl，利用1(1= (l+i3)Igidl，計算所述寄生雙極型電晶體的電流增益係數β ；生成所述寄生雙極型電晶體的電流增益係數β與所述集電極和發射極之間的電壓Vce的擬合函數。作為較佳技術方案，所述MOS電晶體為橫向SOI結構的MOS電晶體。作為較佳技術方案，測量的所述MOS電晶體的源極和漏極之間的電壓Vds的範圍為 1. 2V 2. OVo作為較佳技術方案，所述MOS電晶體的源極和漏極之間的電壓Vds的測試間距為 0. IV。作為較佳技術方案，所述MOS電晶體為NMOS電晶體，所述MOS電晶體柵極所加電壓為負電壓。作為較佳技術方案，所述MOS電晶體為PMOS電晶體，所述MOS電晶體柵極所加電壓為正電壓。。與現有技術相比，本發明的測試方法通過測量MOS電晶體的柵致漏極漏電流 Igidl，計算MOS電晶體中寄生雙極型電晶體的電流增益係數β，從而生成電流增益係數β 與集電極和發射極之間的電壓Vce的擬合函數，並不需要接觸MOS電晶體的體區，從而簡化了測試過程。
圖1為一種現有技術的SOI結構的MOS電晶體的剖面結構示意圖。圖2為圖1所示的MOS電晶體的寄生NPN雙極電晶體的結構示意圖。圖3為本發明的測試方法的流程圖。圖4為MOS電晶體的柵致漏極漏電流Igidl與溝道長度的關係示意圖。圖5為MOS電晶體的漏電流Id與溝道長度的關係示意圖。
具體實施例方式本發明的測試方法通過測量MOS電晶體的柵致漏極漏電流Igidl，計算MOS電晶體中寄生雙極型電晶體的電流增益係數β，從而生成電流增益係數β與MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce的擬合函數，並不需要接觸MOS電晶體的體區。為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。請參閱圖3，圖3是本發明的測試方法的流程圖。優選的，所述MOS電晶體為橫向 SOI結構的MOS電晶體，所述MOS電晶體的寄生雙極型電晶體為NPN雙極型電晶體。本發明的測試方法包括如下步驟測量所述MOS電晶體的漏電流Id。測量所述MOS電晶體的柵致漏極漏電流Igidl。測量所述MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce。根據測得的所述漏電流Id和所述柵致漏極漏電流Igidl，利用Id = (1+β)
4Igidl，計算所述寄生雙極型電晶體的電流增益係數β。改變所述MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce，進而改變所述MOS電晶體的漏電流Id、柵致漏極漏電流Igidl以及Vds，計算與該源漏電壓Vds對應的電流增益係數β。依據相似原理，獲得多組Vce與β 的對應數據。優選的，測量的所述MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce範圍為1. 2V 2. OV ；所述MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce的測試間距為0. IV。生成所述寄生雙極型電晶體的電流增益係數β與所述MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce之間的擬合函數。具體的，採用上述方法獲得的Vce與β的對應數據如表1所示
權利要求
1.一種MOS電晶體的寄生雙極型電晶體的特性表徵方法，其特徵在於，包括如下步驟測量所述MOS電晶體的漏電流Id ；測量所述MOS電晶體的柵致漏極漏電流Igidl ；測量所述MOS電晶體的源極和漏極之間的電壓Vds，所述電壓Vds為所述MOS電晶體的寄生雙極型電晶體的集電極和發射極之間的電壓Vce ；根據測得的所述漏電流Id和所述柵致漏極漏電流Igidl，利用Id= (l+i3)Igidl，計算所述寄生雙極型電晶體的電流增益係數β ；生成所述寄生雙極型電晶體的電流增益係數β與所述集電極和發射極之間的電壓 Vce的擬合函數。
2.根據權利要求1所述的MOS電晶體的寄生雙極型電晶體的特性表徵方法，其特徵在於，所述MOS電晶體為橫向SOI結構的MOS電晶體。
3.根據權利要求1所述的雙極電晶體的特性表徵方法，其特徵在於，測量的所述MOS電晶體的源極和漏極之間的電壓Vds的範圍為1. 2V 2. 0V。
4.根據權利要求1所述的MOS電晶體的寄生雙極型電晶體的特性表徵方法，其特徵在於，所述MOS電晶體的源極和漏極之間的電壓Vds的測試間距為0. IV。
5.根據權利要求1所述的MOS電晶體的寄生雙極型電晶體的特性表徵方法，其特徵在於，所述MOS電晶體為NMOS電晶體，所述MOS電晶體柵極所加電壓為負電壓。
6.根據權利要求1所述的MOS電晶體的寄生雙極型電晶體的特性表徵方法，其特徵在於，所述MOS電晶體為PMOS電晶體，所述MOS電晶體柵極所加電壓為正電壓。
全文摘要
本發明涉及一種MOS電晶體的寄生雙極型電晶體的特性表徵方法，包括如下步驟測量所述MOS電晶體的漏電流Id；測量所述MOS電晶體的柵致漏極漏電流Igidl；測量所述MOS電晶體的源極和漏極之間的電壓Vds，也即寄生雙極電晶體發射極和集電極之間的電壓Vce；根據測得的所述漏電流Id和所述柵致漏極漏電流Igidl，利用Id＝(1+β)Igidl，計算所述寄生雙極型電晶體的電流增益係數β；生成所述寄生雙極型電晶體的電流增益係數β與發射極和集電極之間的電壓Vce的擬合函數。本發明的測試方法可以不用接觸MOS電晶體的體區，測試過程簡單。
文檔編號G01R31/26GK102323529SQ20111022519
公開日2012年1月18日 申請日期2011年8月8日 優先權日2011年8月8日
發明者餘泳 申請人:上海宏力半導體製造有限公司