一種平底結功率場效應電晶體及其製造方法
2023-05-31 01:15:51 1
專利名稱：一種平底結功率場效應電晶體及其製造方法
技術領域：
該發明涉及一種功率場效應電晶體(VDMOS)及其晶片製造工藝，屬半導體功率器 件技術領域。
背景技術：
垂直導電雙擴散場效應電晶體(VDMOS)是目前功率場效應電晶體的主要類型，傳 統工藝製造的器件剖面結構圖見附圖1。結構如圖1所示，P阱是由兩部分組合而成位於 中心的濃度較大、結深較大的P+區和面積較大(包裹並重疊P+區)、濃度較小、結深較小 的P-區疊加而成一個碗狀的P阱區。傳統工藝P阱加工成碗狀的目的是為了減小源極擴 散區N+/P阱/N-外延層這三層結構寄生形成的NPN管的影響，寄生NPN管的觸發遲早和放 大能力大小直接影響該VDMOS的單脈衝雪崩擊穿能量(EAS)的大小。採用這種結構的器件 製造工藝需要有次專門的P+區光刻，而且是在P-區形成之前。傳統的VDMOS典型製造流 程為1)外延片備料2)P+區光刻，P+注入、退火。3)柵氧化4)澱積多晶矽，多晶矽摻雜。5)多晶光刻、刻蝕、氧化。6) P-自對準注入、退火。7)源擴散區光刻、注入。8)澱積氧化層+磷矽玻璃、回流。9)源、柵接觸孔光刻、刻蝕。10)鋁電極光刻、刻蝕。11)氮/氫退火。12)背面金屬化。
發明內容
本發明提供了一種新的器件結構和製造工藝，見附圖2。本發明的創新之處在於其 減小寄生NPN管的原理不同，因而在器件製造工藝及結構上不同於傳統工藝和結構。新工 藝能有效減小VDMOS多晶柵之間的間隔尺寸，減小P阱結深，從而達到提高集成度、提高耐 壓和降低導通電阻的目的。傳統工藝中通過設置P+區加大P阱結深和中心濃度以增加寄生NPN管的基區寬 度和濃度來減弱寄生管的影響，新工藝不是通過調節P阱參數來控制寄生管，而是通過淺 結P+區擠壓寄生管發射區N+區(即源擴散區)結深和濃度來抑制寄生管影響。新工藝中 P+區的注入是不需光刻版的表面普注，結深也沒有超過P-區，表現在器件結構上P阱是平 底形狀，區別於傳統的碗形結。由於P+區是矽柵側牆形成後的普注，不需要光刻版，版圖設
3計時不需要考慮P+區到源極擴散區的規則，柵與柵之間的間隔(等於P阱寬度減去兩個溝 道長度)區能做到更小，這樣能縮小元胞面積。同時，由於P阱結深減小，外延層漂移區有 效厚度增加，能提高器件耐壓。
圖1為傳統工藝製造的VDMOS元胞結構示意圖。圖2為新工藝製造的VDMOS元胞結構示意圖。附圖中虛線為P-/P+和N-/N+結界面。實現方式新工藝的製造流程為1)外延片備料2)分壓環光刻，硼離子注入、退火。3)柵氧化4)澱積多晶矽，多晶矽摻雜。5)多晶光刻、刻蝕、氧化。6) P-自對準注入、退火。7)源擴散區光刻、注入。8)澱積二氧化矽膜、多晶柵側牆刻蝕，P+普注。9)澱積氧化層+磷矽玻璃、退火。10)源、柵接觸孔光刻、刻蝕。11)鋁電極光刻、刻蝕。12)氮/氫退火。13)背面金屬化。
權利要求
一種平底結功率場效應電晶體製造方法，其特徵在於P阱中P+區結深小於P 區結深，P阱底部是由P 區形成的平底結。
2.權利1所述的平底，其特徵在於P+區結深小於P-區結深。
3.權利1所述的平底，其特徵在於結淺的P+區擠壓源擴散區，源擴散區結深在溝道側 比受到擠壓的靠近P阱中心的另一側大。
4.權利2所述的P+區，其特徵在於通過多晶矽柵和多晶矽柵側牆形成後不需要光刻版 的自對準普注形成。
全文摘要
本發明提供了一種新的VDMOS器件及其製造工藝，屬半導體功率器件技術領域。本發明的創新之處在於其減小寄生NPN管的原理不同，通過淺結P+區擠壓源擴散區來抑制寄生管，P阱底部為P-區形成的平底結構，因而在器件製造工藝及結構上不同於傳統工藝和結構。本發明可以縮小VDMOS多晶柵之間的間隔尺寸，減小P阱結深，從而達到提高集成度、提高耐壓和降低導通電阻的目的。
文檔編號H01L29/78GK101924036SQ201010189788
公開日2010年12月22日 申請日期2010年5月20日 優先權日2010年5月20日
發明者江秉閏, 鄢細根, 馬潔蓀 申請人:華越微電子有限公司