淺溝隔離結構的製備方法
2023-05-29 11:45:16 1
專利名稱：淺溝隔離結構的製備方法
技術領域：
本發明涉及一種淺溝隔離結構的製備方法，特別涉及一種沒有氮化矽襯層且在溝道 內壁的氧化矽層具有上薄下厚結構的淺溝隔離結構的製備方法。
背景技術：
常規的半導體工藝為了避免電子元件相互幹擾而產生短路現象一般採用局部矽氧化 法(local oxidation of silicon; LOCOS)或淺溝隔離法(shallow trench isolation; STI)電 氣隔離晶片上的電子元件。由於局部矽氧化法形成的場氧化層佔據晶片較大面積，且會 伴隨形成鳥嘴現象，因此目前先進半導體工藝多採用淺溝隔離法電氣隔離電子元件。
圖1到圖4例示常規淺溝隔離結構10的製備方法。首先，在矽襯底12上形成遮罩15， 其包含墊氧化層14和氮化矽層16,所述遮罩15具有開口18。之後，利用非等向性蝕刻工 藝在所述開口18下方的矽襯底12中形成多個溝道20，再利用熱氧化工藝在所述溝道20的 底面和內壁處形成氧化矽層(wall oxide layer) 24，其中所述溝道20環繞主動區域(active area) 22。
參考圖3，形成覆蓋所述氧化矽層24和所述氮化矽層16的氮化矽襯層(liner nitride layer) 26以及覆蓋所述氮化矽襯層26的氧化矽襯層(liner oxide layer) 28。所述氮化矽襯 層26用於避免所述溝道20的內壁(即，所述半導體襯底12)在後續的熱處理工藝中過度 氧化。之後，形成填滿所述溝道20的介電層30，再利用化學機械研磨工藝局部去除所述 氮化矽層16上的氮化矽襯層26和氧化矽襯層28而完成所述淺溝隔離結構10，如圖4所示。 然而，上述工藝因使用易於形成可捕捉電子的缺陷的氮化矽襯層26，使得上述工藝無法 應用於製備快閃記憶體。
發明內容
本發明的主要目的是提供一種淺溝隔離結構的製備方法，其沒有氮化矽襯層且在溝 道內壁的氧化矽層具有上薄下厚結構，可應用於製備快閃記憶體並可避免在所述淺溝隔 離結構處形成空洞。
為了達成上述目的，本發明提出一種淺溝隔離結構的製備方法，其首先在半導體襯 底中形成至少一溝道，再局部氮化所述溝道上部的內壁。之後，形成填滿所述溝道並覆
蓋所述半導體襯底表面的旋塗介電層，再進行熱氧化工藝以形成覆蓋所述溝道內壁的氧 化矽層，其中所述氧化矽層在所述溝道下部的厚度大於在所述溝道上部的厚度。
根據上述目的，本發明提出一種淺溝隔離結構的製備方法，其首先在半導體襯底中 形成至少一溝道，再進行摻雜工藝以將含氮摻雜劑植入所述溝道內壁。之後，形成填滿 所述溝道的旋塗介電層，再進行熱氧化工藝以形成覆蓋所述溝道內壁的氧化矽層，其中 所述氧化矽層在所述溝道下部的厚度大於在所述溝道上部的厚度。
與常規技術相比，本發明的淺溝隔離結構沒有易於形成可捕捉電子的缺陷的氮化矽 襯層，因而可應用於製備快閃記憶體。此外，本發明的淺溝隔離結構在所述溝道內壁的 氧化矽層具有上薄下厚結構，可避免在所述淺溝隔離結構處形成空洞。
圖1到圖4例示常規淺溝隔離結構的製備方法；和
圖5到圖IO例示本發明的淺溝隔離結構的製備方法。
具體實施例方式
圖5到圖10例示本發明的淺溝隔離結構40的製備方法。首先，在半導體襯底(例如， 矽襯底)42上形成遮罩45，其包含墊氧化層44和氮化矽層46，所述遮罩45具有多個開口 48。之後，利用所述遮罩45為蝕刻遮罩進行非等向性蝕刻工藝以在所述開口48下方的半 導體襯底42中形成多個溝道50，其中所述溝道50環繞主動區域52,如圖6所示。
參考圖7，進行熱氧化工藝以在所述溝道50的內壁處形成氧化矽襯層54。之後，進行 摻雜工藝以將含氮摻雜劑54植入所述溝道50的內壁以局部氮化所述溝道50上部的內壁， 使得所述含氮摻雜劑54在所述溝道50上部的濃度高於在所述溝道50下部的濃度，如圖8 所示。所述摻雜工藝可以是傾斜式摻雜工藝或等離子浸置(plasma immersion)摻雜工藝 ，而所述含氮摻雜劑可選自氮離子、氮氣離子、氧化亞氮離子和氧化氮離子組成的群組
參考圖9，進行旋轉塗布工藝以形成旋塗介電層56，其填滿所述溝道50並覆蓋所述半 導體襯底42的表面。旋轉塗布工藝是將液態的介電材料填入所述溝道50，具有較佳的填 溝能力，可應用於填滿高縱橫比的溝道。之後，進行熱氧化工藝以形成覆蓋所述溝道50 內壁的氧化矽層54'而完成所述淺溝隔離結構40。由於植入所述溝道50上部的含氮可抑制 所述矽襯底42的氧化速率，因此所述熱氧化工藝形成的氧化矽層54'在所述溝道50下部的 厚度大於在所述溝道50上部的厚度，也就是說，所述氧化矽層54'具有上薄下厚的結構， 如圖10所示。
明確地說，形成所述氧化矽層54'的氧化反應的空間(體積)來自所述旋塗介電層56 和所述矽襯底42，其中所述氧化矽層54'約有56%來自所述旋塗介電層56，而大約44免來 自所述矽襯底42。換句話說，在所述溝道50下部增加了大約44%的氧化矽。雖然所述熱 氧化工藝可減少所述旋塗介電層58的溶劑而固化所述旋塗介電層58，導致其體積縮小而 易於在所述溝道50下部形成空洞，但是來自所述矽襯底42的44%氧化矽的體積可補償所 述旋塗介電層56因氧化而縮小的體積，不但可避免在所述溝道50下部形成空洞，更可增 加在所述溝道50下部的氧化矽的緻密度。
與常規技術相比，本發明的淺溝隔離結構40沒有氮化矽襯層且在所述溝道50內壁的 氧化矽層54'具有上薄下厚結構，可避免在所述淺溝隔離結構40處形成空洞。明確地說， 本發明選擇性地在所述溝道50上部的內壁植入可抑制氧化速率的含氮摻雜劑56而取代常 規的氮化矽襯層，避免在所述溝道50上部的矽襯底42在後續的熱處理工藝中過度氧化而 影響電子元件的電氣特性。由於本發明的淺溝隔離結構40沒有易於形成可捕捉電子的缺 陷的氮化矽襯層，因而可應用於製備快閃記憶體。
此外，由於所述含氮摻雜劑56在所述溝道50上部的濃度高於在所述溝道50下部的濃 度，因此後續的熱氧化工藝得以形成上薄下厚結構的氧化矽層54'，其不但可避免在所述 溝道50下部形成空洞，更可增加在所述溝道50下部的氧化矽的緻密度。
上文己揭示本發明的技術內容和技術特點，然而所屬領域的技術人員仍可能基於本 發明的教示和揭示內容而作出種種不背離本發明精神的替換和修飾。因此，本發明的保 護範圍應不限於實施例所揭示的內容，而應包括各種不背離本發明的替換和修飾，並為 所附權利要求書所涵蓋。
權利要求
1.一種淺溝隔離結構的製備方法，其特徵在於包含下列步驟在半導體襯底中形成至少一溝道；局部氮化所述溝道上部的內壁；形成填滿所述溝道並覆蓋所述半導體襯底表面的旋塗介電層；和進行熱氧化工藝以形成覆蓋所述溝道內壁的氧化矽層，其中所述氧化矽層在所述溝道下部的厚度大於在所述溝道上部的厚度。
2. 根據權利要求l所述的淺溝隔離結構的製備方法，其特徵在於在半導體襯底中形成 至少一溝道包含下列步驟在所述半導體襯底上形成遮罩，所述遮罩具有至少一開口；和 進行非等向性蝕刻工藝以局部去除所述開口下方的半導體襯底而形成所述溝道。
3. 根據權利要求l所述的淺溝隔離結構的製備方法，其特徵在於在局部氮化所述溝道 上部的內壁之前，另外包含在所述溝道內壁處形成襯層。
4. 根據權利要求3所述的淺溝隔離結構的製備方法，其特徵在於在所述溝道的內壁處 形成襯層是通過熱氧化工藝進行的。
5. 根據權利要求3所述的淺溝隔離結構的製備方法，其特徵在於所述襯層是氧化矽層。
6. 根據權利要求l所述的淺溝隔離結構的製備方法，其特徵在於局部氮化所述溝道上 部的內壁是進行傾斜式摻雜工藝以將含氮摻雜劑植入所述溝道上部的內壁。
7. 根據權利要求6所述的淺溝隔離結構的製備方法，其特徵在於所述含氮摻雜劑選自 氮離子、氮氣離子、氧化亞氮離子和氧化氮離子組成的群組。
8. 根據權利要求l所述的淺溝隔離結構的製備方法，其特徵在於局部氮化所述溝道上 部的內壁是進行等離子浸置摻雜工藝以將含氮摻雜劑植入所述溝道上部的內壁。
9. 根據權利要求8所述的淺溝隔離結構的製備方法，其特徵在於所述含氮摻雜劑選自 氮離子、氮氣離子、氧化亞氮離子和氧化氮離子組成的群組。
10. 根據權利要求l所述的淺溝隔離結構的製備方法，其特徵在於所述熱氧化工藝減少 所述旋塗介電層的溶劑而固化所述旋塗介電層。
11. 一種淺溝隔離結構的製備方法，其特徵在於包含下列步驟在半導體襯底中形成至少一溝道；進行摻雜工藝以將含氮摻雜劑植入所述溝道內壁；形成填滿所述溝道的旋塗介電層；和進行熱氧化工藝以形成覆蓋所述溝道內壁的氧化矽層，其中所述氧化矽層在所述 溝道下部的厚度大於在所述溝道上部的厚度。
12. 根據權利要求ll所述的淺溝隔離結構的製備方法，其特徵在於在半導體襯底中形成 至少一溝道包含下列步驟在所述半導體襯底上形成遮罩，所述遮罩具有至少一開口；和 進行非等向性蝕刻工藝以局部去除所述開口下方的半導體襯底而形成所述溝道。
13. 根據權利要求ll所述的淺溝隔離結構的製備方法，其特徵在於在局部氮化所述溝道 上部的內壁之前，另外包含在所述溝道內壁處形成襯層。
14. 根據權利要求13所述的淺溝隔離結構的製備方法，其特徵在於在所述溝道的內壁處 形成襯層是通過熱氧化工藝進行的。
15. 根據權利要求13所述的淺溝隔離結構的製備方法，其特徵在於所述襯層是氧化矽 層。
16. 根據權利要求ll所述的淺溝隔離結構的製備方法，其特徵在於所述摻雜工藝是傾斜 式摻雜工藝，以將所述含氮摻雜劑植入所述溝道上部的內壁。
17. 根據權利要求16所述的淺溝隔離結構的製備方法，其特徵在於所述含氮掾雜劑選自 氮離子、氮氣離子、氧化亞氮離子和氧化氮離子組成的群組。
18. 根據權利要求ll所述的淺溝隔離結構的製備方法，其特徵在於所述摻雜工藝是等離 子浸置摻雜工藝，以將所述含氮摻雜劑植入所述溝道上部的內壁。
19. 根據權利要求18所述的淺溝隔離結構的製備方法，其特徵在於所述含氮摻雜劑選自 氮離子、氮氣離子、氧化亞氮離子和氧化氮離子組成的群組。
20. 根據權利要求ll所述的淺溝隔離結構的製備方法，其特徵在於所述含氮摻雜劑在所 述溝道上部的濃度高於在所述溝道下部的濃度。
全文摘要
本發明提出一種淺溝隔離結構的製備方法，其首先在半導體襯底中形成至少一溝道，再進行摻雜工藝以將含氮摻雜劑植入所述溝道上部的內壁，使得所述含氮摻雜劑在所述溝道上部的濃度高於在所述溝道下部的濃度。之後，形成填滿所述溝道並覆蓋所述半導體襯底表面的旋塗介電層，再進行熱氧化工藝以形成覆蓋所述溝道內壁的氧化矽層。由於可抑制氧化速率的含氮摻雜劑在所述溝道上部的濃度高於在所述溝道下部的濃度，因此所述氧化矽層在所述溝道下部的厚度大於在所述溝道上部的厚度。
文檔編號H01L21/70GK101345205SQ200710128078
公開日2009年1月14日 申請日期2007年7月9日 優先權日2007年7月9日
發明者趙海軍 申請人:茂德科技股份有限公司