溝槽隔離區的製作方法
2023-06-20 20:19:56 2
專利名稱：溝槽隔離區的製作方法
技術領域：
本發明有關一種半導體製作，特別是有關一種可應用於所有次微米半導體製作中分隔各組件的溝槽隔離區的製作方法。
由於ULSI製造技術的發展，使得半導體製作可提升至製造相當高密度集成電路的技術層次。為了使集成電路上各半導體組件之間不至於受到互相干擾，必須在各半導體組件之間建立有效的隔離區，以避免產生短路。但當半導體組件逐漸縮小，集成電路的密度提高，欲建立有效及可靠的隔離區以隔離建立各半導體組件的各主動區域變得愈來愈困難。傳統上使用的區域氧化法(LOCOS)面臨許多的問題，例如鳥嘴結構的形成，此一鳥嘴結構會使得場氧化層大大侵蝕各主動區域。另外，使用區域氧化法所建立的場氧化層所造成表面分布(surface topography)平坦度亦不適於次微米微影技術的要求。
因此，隨著集成電路密集度的增加，已愈來愈普遍使用溝槽隔離法如淺溝槽隔離法(shallow trench isolation)以形成與基材上各主動區域共平面的溝槽隔離區。通常在基材上進行非等向性蝕刻，以形成一溝槽，接著使用化學沉積方式將介電材質填入該溝槽，再以化學機械研磨法將填入溝槽中的介電材質磨平坦，以形成與相鄰的主動區域共平面的溝槽隔離區。
但是如
圖1所示，此種溝槽隔離法會在溝槽隔離區與基材上的主動區域之間形成尖銳的交界角(sharp corner)1，此一尖銳的交界角會使後續的閘極多晶矽層沉積後，由於多晶矽層蝕刻無法到達該尖銳的交界角而極容易在該處留下多晶矽殘留物，從而造成各個閘極之間的短路。
本發明的主要目的在於提供一種溝槽隔離區的製作方法，它可減緩一溝槽隔離區與基材上的一相鄰的主動區域之間尖銳的交界角，以減少或消除閘極多晶矽在該交界角殘留的機會，以避免各閘極間發生短路現象。
本發明的另一目的在於提供一種溝槽隔離區的製作方法，它可減緩一溝槽隔離區與基材上的一相鄰的主動區域的間尖銳的交界角，以利於進行後續的閘極多晶矽層的沉積蝕刻，進而提高閘極多晶矽的蝕刻製作空間(process window)。
根據上述的目的，本發明的溝槽隔離區的製作方法至少包括以下步驟提供一矽基材；沉積一第一介電材質層在矽基材上；以微影及蝕刻技術在矽基材上限定一隔離區(an isolation region)；沉積一絕緣材質層在具有此隔離區的矽基材上，並進行非等向性蝕刻，以在此隔離區兩側形成一間隔壁；沉積一墊氧化層在具有含間隔壁的此隔離區的矽基材上；沉積一氮化矽層在墊氧化層上；覆蓋一光罩在此氮化矽層上，在經限定的隔離區上進行非等向性蝕刻，以形成一溝槽隔離區(a trenchisolation)；沉積一第二介電材質層在整個矽基材上，以將此第二介電材質填入此溝槽隔離區內，以作為溝槽隔離區內的絕緣材質；使用化學機械研磨法將第二介電材質層磨平坦；除去氮化矽層及墊氧化層，而形成在溝槽隔離區與一相鄰的主動區域上具有和緩交界角的溝槽隔離區結構。
採用本發明的上述技術方案，它是以微影及蝕刻技術限定一溝槽隔離區，並以一次間隔壁製作在此溝槽隔離區兩側形成一間隔壁，以消除此溝槽隔離區與一相鄰的主動區域的間尖銳的交界角，這樣，可增加後續閘極多晶矽的蝕刻製作空間和減少多晶矽在此交界角殘留的機會，從而降低閘極短路的危險。
通過下面對本發明的具體實施例結合附圖的詳細說明可以更清楚理解本發明的目的、特點和優點。
如圖2所示，本發明的溝槽隔離區的製作方法為首先提供一矽基材2，沉積一墊氧化層3在矽基材2的上面，其厚度約50~500埃。此墊氧化層3的溫度可為約800~1100℃以下，在含氧氣的環境中，以熱氧化法形成二氧化矽層。接著，沉積一第一氮化矽層4在墊氧化層3上面，其厚度約500~2000埃。此第一氮化矽層4可使用SiH4、NH3、N2及N2O或SiH2Cl2、NH3、N2及N2O作為反應氣體，在溫度400~800℃下，採用低壓CVD方法、電漿CVD方法、或高密度電漿CVD(HDPCVD)方法形成。若採用CVD方法，溫度較佳在400~500℃，若採用LPCVD方法，溫度較佳在500~800℃。墊氧化層3是作為矽基材2與第一氮化矽層4之間的緩衝層，以降低此兩層之間的應力。
如圖3所示，以微影及蝕刻技術限定一隔離區41，例如可在矽基材2上覆蓋一與矽基材2的擴散層光罩相反的(reverse tone)反擴散層光罩(anti-diffusionlayer mask)。如圖4所示，接下來，沉積一第一介電材質層5在整個矽基材2上。此第一介電材質層5可為TEOS、含TEOS的氮化矽、硼磷矽玻璃(BPSG)或經氧化的多晶矽所形成的氧化層。較佳是使用CVD方法所形成的氧化層，例如是以TEOS作為反應氣體的LPCVD-SiO2。
如圖5所示，接著進行非等向性蝕刻，以在此經限定的隔離區兩側形成一間隔壁6，此時隔離區具有類似MOS結構的結構。較佳採用部份間隔壁幹蝕刻法(partialspacer dry etch)，以確保矽基材2上的主動區域不被破壞。如圖6所示，然後，沉積一第二墊氧化層7在具有含間隔壁的此隔離區的矽基材上，其厚度約50~500埃，可為電漿CVD方法所形成的二氧化矽層。接著，沉積一第二氮化矽層8在第二墊氧化層7的上面，其厚度約500~2000埃。此第二氮化矽層8可使用SiH4、NH3、N2及N2O或SiH2Cl2、NH3、N2及N2O作為反應氣體，在溫度400~800℃下，採用低壓CVD方法、電漿CVD方法、或高密度電漿CVD(HDPCVD)方法形成。若採用CVD方法，溫度較佳在400~500℃，若採用LPCVD方法，溫度較佳在500~800℃。第二墊氧化層7是作為矽基材2與第二氮化矽層8之間的緩衝層，以降低此兩層之間的應力。而第二氮化矽層8是作為後續第二介電材質層進行化學機械研磨時的阻絕層(stoplayer)。
如圖7所示，接下來，覆蓋一層光罩在第二氮化矽層8上，在經限定的隔離區41上進行非等向性蝕刻，以形成一溝槽隔離區。例如可覆蓋一擴散層光罩在第二氮化矽層8上，並進行隔離區41的非等向性幹蝕刻，以形成一未含絕緣材質的溝槽隔離區9。例如可使用CHF3、C2F6、C3F8或CF4作為反應氣體，進行隔離區的濺擊蝕刻或反應性離子蝕刻，以形成一溝槽隔離區9。較佳地，溝槽隔離區9的寬度約大於0.3μm，深度約為3000至5000埃。
如圖8所示，接下來，沉積一第二介電材質層10在具有溝槽隔離區9的矽基材2上，以將第二介電材質填入溝槽隔離區9內，形成已填入絕緣材質的溝槽隔離區12。此第二介電材質層10可為電漿CVD或低壓CVD方法所形成的氧化層，例如是TEOS、硼磷矽玻璃(BPSG)、含TEOS的氮化矽或經氧化的多晶矽層。較佳是在溫度400至800℃下形成O3-TEOS層，並在溫度約950至1050℃下進行熱處理約30~130分鐘，以增密(density)溝槽隔離區12的絕緣材質。接著，使用化學機械研磨法將第二介電材質層10磨平坦，此化學機械研磨動作至第二氮化矽層8即停止。
如圖9所示，依次除去第二氮化矽層8及第二墊氧化層7，而得到矽基材2上的溝槽隔離區9與一相鄰的主動區域的交界角11減緩的溝槽隔離區12的結構。可使用加熱至180℃的磷酸進行第二氮化矽層8的溼蝕刻，以及使用氫氟酸/氟化銨(HF/NH4F)的混合溶液進行第二墊氧化層7的溼蝕刻。或者使用CHF3、C2F6、C3F8或CF4作為反應氣體，以濺擊蝕刻或反應性離子蝕刻方式除去第二氮化矽層8及第二墊氧化層7。
在本發明的另一具體實施例中，首先沉積一第一介電材質層在矽基材上，以微影及蝕刻技術限定一隔離區，例如覆蓋一與擴散層光罩相反的(reverse tone)反擴散層光罩(anti-diffusion layer mask)在矽基材上。接著，沉積一絕緣材質層在具有隔離區的矽基材上。此絕緣材質層可為TEOS、含TEOS的氮化矽、硼磷矽玻璃(BPSG)或經氧化的多晶矽所形成的氧化層。較佳是使用CVD方法所形成的氧化層，例如是以TEOS做為反應氣體的LPCVD-SiO2。然後進行非等向性蝕刻，以在此經限定的隔離區兩側形成一間隔壁。較佳採用部份間隔壁幹蝕刻法(partial spacer dryetch)，以確保矽基材上的主動區域不被破壞。
接下來，沉積一墊氧化層在具有包含間隔壁的此隔離區的矽基材上，其可為電漿CVD方法所形成的二氧化矽層；之後，沉積一氮化矽層在此一墊氧化層上，此氮化矽層可使用SiH4、NH3、N2及N2O或SiH2Cl2、NH3、N2及N2O作為反應氣體，在溫度400~800℃下，採用低壓CVD方法、電漿CVD方法、或高密度電漿CVD(HDPCVD)方法形成。若採用CVD方法，溫度較佳在400~500℃，若採用LPCVD方法，溫度較佳在500~800℃。此墊氧化層是作為矽基材與此氮化矽層之間的緩衝層，以降低此兩層之間的應力。而此氮化矽層是作為後續第二介電材質層進行化學機械研磨時的阻絕層(stop layer)。
接著，覆蓋一光罩在此氮化矽層上，並在經限定的隔離區進行非等向性幹蝕刻，以形成一溝槽隔離區。例如可使用CHF3、C2F6、C3F8或CF4作為反應氣體，進行隔離區的濺擊蝕刻或反應性離子蝕刻，以形成一溝槽隔離區。較佳地，溝槽隔離區的寬度約大於0.3μm，深度約為3000至5000埃。
接下來，沉積一第二介電材質層在具有此溝槽隔離區的矽基材上，以將第二介電材質填入此溝槽隔離區內作為其絕緣材質。此第二介電材質層可為電漿CVD或低壓CVD方法所形成的氧化層，例如是TEOS、硼磷矽玻璃(BPSG)、含TEOS的氮化矽或經氧化的多晶矽層。較佳是在溫度400至800℃下形成O3-TEOS層，並在溫度約950至1050℃下進行熱處理約30~130分鐘，以增密(density)此溝槽隔離區的絕緣材質。接著，使用化學機械研磨法將第二介電材質層磨平坦，此化學機械研磨動作至氮化矽層即停止。
接著，依次除去此氮化矽層及墊氧化層，而得到矽基材上此溝槽隔離區與一相鄰的主動區域的交界角減緩的溝槽隔離區結構。可使用加熱至180℃的磷酸進行此氮化矽層的溼蝕刻，以及使用氫氟酸/氟化銨(HF/NH4F)的混合溶液進行此墊氧化層的溼蝕刻。或者使用CHF3、C2F6、C3F8或CF4作為反應氣體，以濺擊蝕刻或反應性離子蝕刻方式除去此氮化矽層及墊氧化層。
綜上所述，本發明系以微影及蝕刻技術限定一溝槽隔離區，並以一次間隔壁製作在此溝槽隔離區兩側形成一間隔壁，以消除此溝槽隔離區與一相鄰的主動區域的間尖銳的交界角，進而增加後續閘極多晶矽的蝕刻製作空間，減少多晶矽在此交界角殘留的機會，降低閘極短路的危險。
以上所述僅為本發明的具體實施例而已，並非用以限定本發明的專利保護範圍；凡其它未脫離本發明所揭示的精神所完成的等效改變或替換，均應包含在本發明的範圍內。
權利要求
1.一種溝槽隔離區的製作方法，其特徵在於，它至少包括提供一矽基材；沉積一第一介電材質層在該矽基材上；以微影及蝕刻技術限定一隔離區；沉積一第一絕緣材質層在具有該隔離區的該矽基材上；進行非等向性蝕刻，以在該隔離區兩側形成一間隔壁；沉積一墊氧化層在具有含該間隔壁的該隔離區的該矽基材上；沉積一氮化矽層在該墊氧化層上；覆蓋一光罩在該氮化矽層上，進行該隔離區的非等向性蝕刻，以形成一溝槽隔離區；沉積一第二介電材質層在該整個矽基材上，藉此將該第二介電材質填入該溝槽隔離區內，以作為該溝槽隔離區內的一絕緣材質；使用化學機械研磨法將該第二介電材質層磨平坦；及除去該墊氧化層及該氮化矽層，而形成一具有緩和交界角的溝槽隔離區結構。
2.如權利要求1所述的方法，其特徵在於，所述的第一介電材質層選自下列的材質TEOS、具有TEOS的氮化矽、硼磷矽玻璃或經氧化的多晶矽。
3.如權利要求1所述的方法，其特徵在於，所述的第二介電材質層選自下列的材質TEOS、具有TEOS的氮化矽、硼磷矽玻璃及經氧化的多晶矽。
4.如權利要求1所述的方法，其特徵在於，所述的第二介電材質層包含O3-TEOS。
5.如權利要求4所述的方法，其特徵在於，所述的第二介電材質層的O3-TEOS是在溫度400至480℃下形成，並在溫度950至1050℃下進行熱處理步驟約30至130分鐘。
6.如權利要求1所述的方法，其特徵在於，所述的間隔壁是採用部份間隔壁幹蝕刻法形成。
7.一種溝槽隔離區的製作方法，它至少包括提供一矽基材；沉積一第一墊氧化層在該矽基材上；沉積一第一氮化矽層在該一墊氧化層上；以微影及蝕刻技術限定一隔離區；沉積一第一介電材質層在具有該隔離區的該矽基材上；進行非等向性蝕刻，以在該隔離區兩側形成一間隔壁；沉積一第二墊氧化層在具有含該間隔壁的該隔離區的該矽基材上；沉積一第二氮化矽層在該第二墊氧化層上；覆蓋一光罩在該第二氮化矽層上，進行該隔離區的非等向性蝕刻，以形成一溝槽隔離區；沉積一第二介電材質層在該整個矽基材上，藉此將該第二介電材質填入該溝槽隔離區內，以作為該溝槽隔離區的一絕緣材質；及使用化學機械研磨法將該第二介電材質層平坦化；除去該第二墊氧化層及第二氮化矽層，而形成一具有緩和交界角的溝槽隔離區結構。
8.如權利要求7所述的方法，其特徵在於，所述的第一墊氧化層包含二氧化矽。
9.如權利要求8所述的方法，其特徵在於，所述的第一墊氧化層是在溫度約800~1100℃下，在含氧氣體環境中，以熱氧化法形成。
10.如權利要求7所述的方法，其特徵在於，所述的間隔壁是採用部份間隔壁幹蝕刻法形成。
11.如權利要求7所述的方法，其特徵在於，所述的二墊氧化層包含二氧化矽。
12.如權利要求11所述的方法，其特徵在於，所述的二墊氧化層是在溫度約800~1100℃下，在含氧氣體環境中，以熱氧化法形成。
13.如權利要求7所述的方法，其特徵在於，所述的第一介電材質層選自下列的材質TEOS、具有TEOS的氮化矽、硼磷矽玻璃或經氧化的多晶矽。
14.如權利要求7所述的方法，其特徵在於，所述的第二介電材質層選自下列的材質TEOS、具有TEOS的氮化矽、硼磷矽玻璃或經氧化的多晶矽。
15.如權利要求7所述的方法，其特徵在於，所述的第二介電材質層包含O3-TEOS。
16.如權利要求15所述的方法，其特徵在於，所述的第二介電材質層的O3-TEOS是在溫度400至480℃下形成，並在溫度950至1050℃下，進行熱處理步驟約30至130分鐘。
全文摘要
一種溝槽隔離區的製作方法,是以微影及蝕刻技術限定出一溝槽隔離區,並通過一次間隔壁的製作在此溝槽隔離區兩側形成一間隔壁,以消除矽基材上的此溝槽隔離區與一相鄰的主動區域之間尖銳的交界角,進而增加後續閘極多晶矽的蝕刻製作空間(process window),減少多晶矽在此交界角的殘留機會,從而降低閘極短路的危險。
文檔編號H01L21/70GK1362734SQ01101210
公開日2002年8月7日 申請日期2001年1月5日 優先權日2001年1月5日
發明者任柏翰, 盧澤一, 洪雅玲, 曹立武 申請人:聯華電子股份有限公司