一種製備溝槽半導體分立器件的方法
2023-06-20 19:36:46
專利名稱：一種製備溝槽半導體分立器件的方法
技術領域：
本發明涉及半導體功率分立器件技術領域，具體的說，涉及一種溝槽半導體功率分立器件的製備方法。
背景技術：
目前，功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物半導體場效應電晶體)已廣泛應用於各類電子、通訊產品，電腦，消費電器，汽車等，同時，其在工業上也有多種應用。功率MOSFET所代表的功率半導體器件，由於導通電阻低且可高速開關，所以其可有效地控制高頻大電流。同時，功率MOSFET作為小型功率轉換元件正被廣泛地利用在例如功率放大器、功率轉換器、低噪音放大器以及一些個人計算機的電源部分開關、電源電路，其特點是低功耗、速度快。溝槽型功率M0SFET，因其具有結構上的高效以及導通電阻特性低的優點，其作為電源控制用電子器件被廣泛應用，產業的蓬勃發展要求電源電路具有更高的效率和更小的功耗，同時要求價格便宜，迫使生產廠家把製作成本降低。在現有的溝槽型功率MOSFET的設計和製造領域中，MOSFET的基區和源區是各自都需要基區掩模和源區掩模步驟引入的，為了降低製造成本，有些之前提出的，如公開了的美國專利文獻 US20110233667，US20090085074，US20110233666，US077996427 等，試圖省略基區或源區掩模步驟的製造方法，其步驟較為複雜，不易生成，而且製造出的半導體器件的終端(termination)結構不好，以至器件的擊穿電壓和可靠性也相對較差。
發明內容
本發明克服了現有技術中的缺點，提供了一種製備溝槽半導體分立器件的方法，其較之前的溝槽型功率分立器件製造方法步驟少，省略了基區和源區掩模步驟或只省略了基區掩模步驟，降低了溝槽型功率分立器件的製造成本，而且不影響溝槽型功率分立器件的電氣性能，質量和可靠性，進而提高了半導體器件的性能價格比。本發明可用於製備12V至1200V的溝槽半導體功率分立器件。為了解決上述技術問題，本發明是通過以下技術方案實現的:一種製備溝槽半導體分立器件的方法，包括以下步驟:(1)利用溝槽掩模對襯底10上的外延層200注入P型摻雜劑形成P型I區201，並在外延層上進行侵蝕而形成多個柵極溝槽；(2)在外延層表面沉積層間介質401，再利用接觸孔掩模，對層間介質進行侵蝕，在層間介質中形成開孔，然後注入P型和N型摻雜劑，分別形成P型2區202和N型源區204，之後對外延層表面進行侵蝕形成接觸孔溝槽，並對接觸孔溝槽進行金屬插塞502填充；(3)在器件的上表面 沉積金屬層404，利用金屬掩模進行金屬侵蝕，形成金屬墊層和連線。
進一步，所述步驟(I)包括以下步驟:a、在外延層的上面形成氧化層，在氧化層上積澱光刻塗層1000，再通過溝槽掩模暴露出部分氧化層，對暴露出的部分氧化層進行幹蝕，直至暴露出外延層，形成在氧化層上的多個溝槽掩模開孔，然後清除掉光刻塗層；b、在表面注入P型摻雜劑，有原氧化層覆蓋的部分沒有被注入，沒有原氧化層覆蓋的部分會被注入，並通過一次高溫擴散作業將P型摻雜劑推進擴散到外延層中形成P型I 區 201 ;C、通過刻蝕形成溝槽300，該溝槽穿過P型I區延伸至外延層，對溝槽進行犧牲性氧化，然後清除掉所有氧化層；d、在溝槽暴露著的側壁和底部，以及外延層的上表面形成柵極氧化層301，再在溝槽中沉積N型高摻雜劑的多晶矽302，以填充溝槽並覆蓋頂面；e、對在外延層表面上的多晶矽層進行平面腐蝕處理或化學機械拋光。進一步，其特徵在於，在步驟a中，所述的多個溝槽掩模開孔寬度不一樣，其中的寬度範圍是0.2um至2.0um。進一步，其特徵在於，在步驟a中，在清除掉光刻塗層後，在暴露出的外延層表面形成一層新氧化層。進一步，其特徵在於，在步驟d中，通過熱生長的方式，在溝槽暴露著的側壁和底部，以及外延層的上表面形成柵極氧化層。進一步，所述步驟(I)在本發明的一種變型(embodiment)中包括以下步驟:在步驟b中，在表面注入P型摻雜劑後，便沉澱一層氧化層並把在氧化層中的至少一個溝槽掩模開孔封上，封上的開孔寬度可以是0.2um,或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定，然後對氧化層進行幹蝕，清除開孔裡的氧化層，暴露出開孔裡的外延層，接著進入步驟C，不用通過一次高溫擴散作業。進一步，所述步驟(I)在本發明的一種變型(embodiment)中包括以下步驟:在步驟c中，在刻蝕溝槽前，先沉澱一層氧化層並把在氧化層中的至少一個溝槽掩模開孔封上，封上的開孔寬度可以是0.2um,或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定，這步驟的好處是使有些溝槽掩模的開孔有被P型摻雜劑注入形成P型I區但沒有被開出溝槽，然後對氧化層進行幹蝕，清除開孔裡的氧化層，暴露出開孔裡的外延層；之後刻蝕溝槽。進一步，其特徵在於，在步驟b中，所述的一次高溫擴散作業溫度為950至1200°C，時間為10分鐘至1000分鐘。進一步，所述步驟(2)包括以下步驟:a、在最頂層表面沉積層間介質；b、在層間介質表面積澱光刻塗層，利用接觸孔掩模暴露出部分層間介質，然後對暴露出的部分層間介質進行幹蝕，直至暴露出外延層，在層間介質中形成多個接觸孔掩模開孔，然後清除掉光刻塗層；C、在表面注入P型摻雜劑，有層間介質覆蓋的部分沒有被注入，沒有層間介質覆蓋的部分，P型摻雜劑會注入到外延層表面上，並通過二次高溫擴散作業將P型摻雜劑推進擴散到外延層中形成P型2區，P型I區與P型2區合成為P型基區203 ；d、在表面注入N型摻雜劑， 有層間介質覆蓋的部分沒有被注入，沒有層間介質覆蓋的部分，N型摻雜劑會注入到外延層表面上，並通過三次高溫擴散作業將N型摻雜劑推進擴散到P型基區中形成N型源區204 ；e、通過層間介質開孔，對外延層表面進行侵蝕，形成接觸孔溝槽，接觸孔溝槽穿過N型源區進入到P型基區中，之後對接觸孔溝槽注入P型高摻雜劑；f、在接觸孔溝槽側壁、底部以及層間介質表面上依次沉積一層鈦層和一層氮化鈦層，再對接觸孔溝槽進行鎢填充以形成接觸孔溝槽金屬插塞。進一步，所述步驟(2)的特徵在於，在步驟a中，在最頂層表面依次沉積無摻雜二氧化矽和硼磷玻璃形成層間介質。進一步，所述步驟(2)的特徵在於，在步驟b中，所述的多個接觸孔掩模的開孔寬
度是全都一樣大小。進一步，所述步驟(2)的特徵在於，在步驟b中，所述的接觸孔掩模開孔寬度不是全都一樣大小，寬度範圍是0.2um至1.6um。進一步，所述步驟(2)的特徵在於，所述二次高溫擴散作業溫度為950至1200°C，時間為10分鐘至1000分鐘，所述三次高溫擴散作業溫度為950至1200°C，時間為10分鐘至100分鐘。進一步，所述步驟(2)在本發明的一種變型(embodiment)中包括以下步驟:在步驟e中，在刻蝕接觸孔溝槽前，先沉澱一層氧化層，然後對氧化層進行幹蝕，清除掉開孔裡的氧化層，暴露出開孔裡的外延層；之後刻蝕接觸孔溝槽，其他步驟與所述步驟(2)相同，這步驟的好處是使從接觸孔溝槽注入的P型高摻雜劑相對不靠近溝槽側壁(器件的溝道)。進一步，所述步驟(2)在本發明的一種變型(embodiment)中包括以下步驟:在步驟e中，接觸孔掩模開孔的寬度不是全都一樣大小，在刻蝕接觸孔溝槽前，先沉澱一層氧化層並把在層間介質中的至少一個接觸孔掩模開孔封上，封上的開孔寬度可以是0.2um或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定,這步驟的好處是使那些被封上的接觸孔開孔沒有金屬插塞在其中，也沒有形成接觸孔溝槽；然後對氧化層進行幹蝕，清除掉沒有被封上的接觸孔開孔裡的氧化層，暴露出開孔裡的外延層；之後刻蝕接觸孔溝槽，其他步驟與所述步驟(2)相同。進一步，所述步驟(2)在本發明的一種變型(embodiment)中包括以下步驟:在步驟d中，接觸孔掩模開孔的寬度不是全都一樣大小，在表面注入N型摻雜劑前，先沉澱一層氧化層並把在層間介質中的至少一個接觸孔掩模開孔封上，封上的開孔寬度可以是0.2um或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定,這步驟的好處是使那些被封上的接觸孔開孔沒有被N型摻雜劑注入和沒有金屬插塞在其中，也沒有形成接觸孔溝槽；然後對表面注入N型摻雜劑，這時N型摻雜劑只能注入那些未被封上的開孔，其他步驟與所述(2)相同。本發明的製備方法亦可用於只省略了基區掩模而源區需要源區掩模步驟引入，它的製備方法包括以下步驟:(1)利用溝槽掩模對襯底10上的外延層200注入P型摻雜劑形成P型基區，並在外延層上進行侵蝕而形成多個柵極溝槽；(2)利用源區掩模步驟形成源區；
(3)在外延層表面沉積層間介質，再利用接觸孔掩模形成接觸孔溝槽，並對接觸孔溝槽進行金屬插塞填充；(4)在器件的上表面沉積金屬層，利用金屬掩模進行金屬侵蝕，形成金屬墊層和連線。進一步，所述步驟(1)包括以下步驟:a、在外延層的上面形成氧化層，在氧化層上積澱光刻塗層，再通過溝槽掩模暴露出部分氧化層，對暴露出的部分氧化層進行幹蝕，直至暴露出外延層，形成在氧化層上多個溝槽掩模開孔，溝槽掩模開孔寬度不一樣，其中的寬度範圍是0.2um至2.0um，然後清除掉光刻塗層；b、對表面注入P型摻雜劑，有原氧化層覆蓋的部分沒有被注入，沒有原氧化層覆蓋的部分，P型摻雜劑會注入到外延層表面上，並通過一次高溫擴散作業將P型摻雜劑推進擴散到外延層中形成P型基區；C、通過刻蝕在開孔處形成溝槽，該溝槽穿過P型基區延伸至外延層中，對溝槽進行犧牲性氧化，然後清除掉所有氧化層；d、在溝槽暴露著的側壁和底部，以及外延層的上表面形成柵極氧化層，再在溝槽中沉積N型高摻雜劑的多晶矽，以填充溝槽並覆蓋頂面；e、對在外延層表面上的多晶矽層進行平面腐蝕處理或化學機械拋光。進一步，所述步驟(I)，在步驟b中，在表面注入P型摻雜劑後，便沉澱一層氧化層並把在氧化層中的至少一個溝槽掩模開孔封上，封上的開孔寬度可以是0.2um，或0.3um或0.4um或0.5um或0.6um不等，視製備方法而定，然後對氧化層進行幹蝕，清除開孔裡的氧化層，暴露出開孔裡的外延層，接著進入步驟C，不用通過一次高溫擴散作業。與現有技術相比，本發明的有益效果是:採用本發明的製備方法，省略了基區掩模和源區掩模的製備工序或只省略了基區掩模的製備工序，，使器件的製造成本得到了較大的降低；同時不會影響器件原有的電氣特性，從而增加了器件的性能價格比，而且不影響溝槽型功率分立器件的質量和可靠性。
附圖用來提供對本發明的進一步理解，與本發明的實施例一起用於解釋本發明，並不構成對本發明的限制，在附圖中:圖1是本發明實施例1的暴露氧化層400示意圖；圖2是本發明實施例1的暴露外延層示意圖；圖3是本發明實施例1的注入P型摻雜劑示意圖；圖4是本發明實施例1的P型I區201示意圖；圖5是本發明實施例1的溝槽300示意圖；圖6是本發明實施例1的清除掉所有犧牲性氧化層示意圖；圖7是本發明實施例1的柵極氧化層301示意圖；圖8是本發明實施例1的沉積高摻雜的多晶矽302示意圖；圖9是本發明實施例1的進行平面處理示意圖；圖10是本發明實施例1的層間介質401示意圖11是本發明實施例1的向接觸孔向注入P型摻雜劑示意圖；圖12是本發明實施例1的P型基區203示意圖；圖13是本發明實施例1的向接觸孔向注入N型摻雜劑示意圖；圖14是本發明實施例1的N型源區204示意圖；圖15是本發明實施例1的接觸孔溝槽示501意圖；圖16是本發明實施例1的金屬插塞502示意圖；圖17是本發明實施例1的銅鋁合金層404示意圖；圖18是本發明實施例2(本發明的一種變型)的器件的橫截面示意圖；圖19是本發明實施例3(本發明的一種變型)的器件的橫截面示意圖；圖20是本發明實施例4(本發明的一種變型)的器件的橫截面示意圖；圖21是本發明實施例5(本發明的一種變型)的器件的橫截面示意圖；圖22是本發明實施例6 (實施例的一種變型)的器件的橫截面示意圖。
具體實施例方式以下結合附圖對本發明的優選實施例進行說明，應當理解，此處所描述的優選實施例僅用於說明和解釋本發明，並不用於限定本發明。本發明所述的一種製備溝槽半導體分立器件的方法，包括以下步驟:首先利用溝槽掩模對襯底上的外延層注入P型摻雜劑形成P型I區，並在外延層上進行侵蝕而形成多個柵極溝槽；然後，在外延層表面沉積層間介質，再利用接觸孔掩模，對層間介質進行侵蝕，在層間介質中形成開孔，然後注入P型和N型摻雜劑，分別形成P型2區和N型源區，之後對外延層表面進行侵蝕形成接觸孔溝槽，並對接觸孔溝槽進行金屬插塞填充；最後，在器件的表面沉積金屬層，利用金屬掩模進行金屬侵蝕，形成金屬墊層和連線。實施例1:如圖1所示，外延層200置於襯底10的上方，首先在外延層的上面採用積澱或熱生長方式形成氧化層400 (厚度為0.3um至1.5um氧化物硬光罩)，在氧化層上再積澱一層光刻塗層1000，然後通過溝槽掩模形成圖案暴露出氧化層的一些部分。如圖2所示，對溝槽掩模形成圖案暴露出的氧化層進行幹蝕後，暴露出外延層，然後清除掉光刻塗層。如圖3所示，對矽片表面注入P型摻雜劑(劑量為2el2/cm3至2el4/cm3)，有原氧化層400覆蓋的部分沒有被注入，沒有原氧化層覆蓋的部分，P型摻雜劑會注入到外延層表面上形成P型區，P型摻雜劑可採用Bll (硼boron)。如圖4所示，注入的P型摻雜劑通過一次高溫擴散作業(時間為10分鐘至1000分鐘，溫度為950°C至1200°C )被推進擴散到外延層中形成P型I區201。這步驟所形成的P型I區深度(深度為0.3um至4.0um)並非最終深度，因為這步驟之後還有其它高溫作業，所以，這步驟所形成的P型I區深度要適當調整。如圖5所示，通過蝕刻形成溝槽300，該溝槽(深度為1.011111至7.011111，寬度為0.211111至2.0um)穿過P型I區延伸至N型外延層。如圖6所示，在形成溝槽後，對溝槽進行犧牲性氧化(時間為10分鐘至100分鐘，溫度為1000°C至1200°C )， 以消除在開槽過程中被等離子破壞的矽層(犧牲性氧化作業會將P型摻雜物進一步推進擴散到外延層)，然後清除掉所有氧化層。如圖7所示，並通過熱生長的方式，在溝槽暴露著的側壁和底部，和外延層的上表面形成一層薄的柵極氧化層301 (厚度為 0.02um 至 0.12um)。如圖8所示，在溝槽中沉積N型高摻雜劑的多晶矽302，多晶矽摻雜濃度為Rs =5 Ω/□至100 Ω/口(方阻)，以填充溝槽並覆蓋頂面。如圖9所示，接著對在外延層表面上的多晶矽層進行平面腐蝕處理或化學機械拋光。如圖10所示，在外延層最表面上先沉積無摻雜二氧化矽層(厚度為0.1um至0.5um),然後沉積硼磷玻璃(厚度為0.1um至0.8um)形成層間介質401。如圖11所示，在層間介質表面積澱光刻塗層，利用接觸孔掩模暴露出部分層間介質，然後對暴露出的部分層間介質進行幹蝕，直至暴露出外延層，在層間介質中形成多個接觸孔掩模開孔500，然後清除掉光刻塗層；接著向外延層注入P型摻雜劑(硼，劑量為2el2/cm3 至 2el4/cm3)。如圖12所示，通過二次高溫擴散處理，高溫作業溫度為950至1200°C，時間為10分鐘至1000分鐘，使P型摻雜劑推進擴散到外延層上形成P型2區，P型I區與P型2區合成為P型基區203。如圖13所示，再向外延層注入N型摻雜劑(磷或砷，劑量為lel5/cm3至2el6/cm3)，在外延層上形成N型區。如圖14所示，通過三次高溫擴散處理，溫度為950至1200°C，時間為10分鐘至100分鐘，使N型區推進擴散到P型基區形成N型源區204 (N型源區深度為0.2um至0.8um，P型基區深度為0.5um至4.5um)。如圖15所示，通過接觸孔掩模，對含有摻雜劑的外延層進行浸蝕，使接觸孔溝槽501(深度為0.4um至l.0um，寬度為0.2um至1.6um)穿過N型源區進入到P型基區，之後對接觸孔溝槽注入P型高摻雜劑205，雜劑濃度為IO14至5X 1015/cm3，以減少P型基區與金屬插塞間的接觸電阻，這有效地增加器件的安全使用區。如圖16所示，在接觸孔溝槽側壁、底部以及外延層上表面沉積一層鈦/氮化鈦層402，接著對接觸孔溝槽進行鎢403填充以形成金屬插塞502。如圖17所示，在該器件的上面沉積一層鋁銅合金404 (厚度為0.8um至IOum)，然後通過金屬掩模進行金屬浸蝕，形成金屬墊層和連線。實施例2:本實施例的技術方案與實施例1大致相同，其區別僅在於:在上述實施例1中圖5刻蝕溝槽前，先沉澱一層氧化層並把在氧化層中的溝槽掩模開孔寬度範圍由0.2um至0.6um的開孔封上，封上的開孔寬度可以是0.2um或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定，這步驟的好處是使有些溝槽掩模的開孔有被P型摻雜劑注入(P型I區)但沒有被開出溝槽，器件的終端結構更好，因而器件的擊穿電壓更高和更穩定，然後對氧化層進行幹蝕，清除開孔上的氧化層，暴露出開孔上的外延層；之後刻蝕溝槽，這時只有那些未被沉澱的氧化層封上的開孔才被開出溝槽，該溝槽(深度為1.0um至7.0um，寬 度為0.211111至2.011111)穿過P型I區延伸至外延層，其他步驟和實施例I相同，器件的橫截面如圖18所示。
實施例3:
本實施例的技術方案與實施例1大致相同，其區別僅在於:
在上述實施例1中圖15在刻蝕接觸孔溝槽前，先沉澱一層(LPCVD)氧化層，然後對氧化層進行幹蝕，清除接觸孔溝槽開孔裡的氧化層，暴露出開孔裡的外延層；之後刻蝕接觸孔溝槽。其他步驟基本與實施例1的相同，器件的橫截面如圖19所示。
實施例4:
本實施例的技術方案與實施例2大致相同，其區別僅在於:
在上述實施例2中，在刻蝕接觸孔溝槽前，先沉澱一層(LPCVD)氧化層，然後對氧化層進行幹蝕，清除接觸孔溝槽開孔裡的氧化層，暴露出開孔裡的外延層；之後刻蝕接觸孔溝槽。其他步驟基本與實施例2的相同，器件的橫截面如圖20所示。
實施例5:
為本發明的一種變型。
步驟與實施例1相同，只是:
在表面注入N型源區的摻雜劑前，先沉澱一層氧化層並把在層間介質中接觸孔掩模開孔寬度範圍由0.2um至0.6um的開孔封上，封上的開孔寬度可以是0.2um或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定,然後對表面注入N型源區的摻雜劑,其他步驟與實施例1所述步驟相同，器件的橫截面如圖21所示。
實施例5的好處是使那些被封上的接觸孔開孔沒有被N型摻雜劑注入和沒有金屬插塞在其中，也沒有形成接觸孔溝槽。
實施例6:
為本發明的一種變型。
步驟與實施例2相同，只是:
在表面注入N型源區的摻雜劑前，先沉澱一層氧化層並把在層間介質中接觸孔掩模開孔寬度範圍由0.2um至0.6um的開孔封上，封上的開孔寬度可以是0.2um或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定,然後對表面注入N型源區的摻雜劑,其他步驟與實施例2所述步驟相同，器件的橫截面如圖22所示。
實施例6的好處是使有些溝槽掩模的開孔有被P型摻雜劑注入(P型I區)但沒有被開出溝槽，有些接觸孔開孔有被P型摻雜劑注入(P型2區)但沒有被N型摻雜劑注入和沒有金屬插塞在其中，也沒有形成接觸孔溝槽，這實施例的好處是使器件的終端結構更好，因而器件的擊穿電壓更高和更穩定。
最後應說明的是:以上僅為本發明的優選實施例而已，並不用於限制本發明，本發明可用於涉及製造溝槽半導體功率分立器件(例如，溝槽絕緣柵雙極電晶體(TrenchIGBT)或溝槽二極體、溝槽有特基二極體)，本發明可用於製備12V至1200V的溝槽半導體功率分立器件，本發明的實施例是以N型通道器件作出說明，本發明亦可用於P型通道器件，儘管參照實施例對本發明進行了詳細的說明，對於本領域的技術人員來說，其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換，但是凡在本發明 的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之。
參考符號表:
10襯底
200外延層
201P 型 I 區
202P 型 2 區
203P 型基區
204N 型源區
205接觸孔溝槽底部的P型高摻雜區
300溝槽
301柵極氧化層
302高摻雜的多晶矽
400氧化層
401層間介質
402鈦/氮化鈦
403鎢
404鋁銅合金
405LPCVD 氧化層
500在層間介質中形成的接觸孔掩模開孔
501接觸孔溝槽
502金屬插塞
1000 光刻塗層
權利要求
1.一種製備溝槽半導體分立器件的方法，其特徵在於，包括以下步驟: (1)利用溝槽掩模對襯底上的外延層注入P型摻雜劑形成P型I區，並在外延層上進行侵蝕而形成多個柵極溝槽； (2)在外延層表面沉積層間介質，再利用接觸孔掩模，對層間介質進行侵蝕，在層間介質中形成開孔，然後注入P型和N型摻雜劑，分別形成P型2區和N型源區，之後對外延層表面進行侵蝕形成接觸孔溝槽，並對接觸孔溝槽進行金屬插塞填充； (3)在器件的表面沉積金屬層，利用金屬掩模進行金屬侵蝕，形成金屬墊層和連線。
2.根據權利要求1所述的一種製備溝槽半導體分立器件的方法，其特徵在於，所述步驟⑴包括以下步驟: a、在外延層的上面形成氧化層，在氧化層上積澱光刻塗層，再通過溝槽掩模暴露出部分氧化層，對暴露出的部分氧化層進行幹蝕，直至暴露出外延層，形成在氧化層上多個溝槽掩模開孔，溝槽掩模開孔寬度不一樣，其中的寬度範圍是0.2um至2.0um,然後清除掉光刻塗層； b、對表面注入P型摻雜劑，有原氧化層覆蓋的部分沒有被注入，沒有原氧化層覆蓋的部分，P型摻雜劑會注入到外 延層表面上，並通過一次高溫擴散作業將P型摻雜劑推進擴散到外延層中形成P型I區； C、通過刻蝕在開孔處形成溝槽，該溝槽穿過P型I區延伸至外延層中，對溝槽進行犧牲性氧化，然後清除掉所有氧化層； d、在溝槽暴露著的側壁和底部，以及外延層的上表面形成柵極氧化層，再在溝槽中沉積N型高摻雜劑的多晶矽，以填充溝槽並覆蓋頂面； e、對在外延層表面上的多晶矽層進行平面腐蝕處理或化學機械拋光。
3.根據權利要求2所述的一種製備溝槽半導體分立器件的方法，其特徵在於，在步驟a中，在清除掉光刻塗層後，在暴露出的外延層表面形成一層新氧化層。
4.根據權利要求2所述的一種製備溝槽半導體分立器件的方法，其特徵在於，在步驟b中，在表面注入P型摻雜劑後，便沉澱一層氧化層並把在氧化層中的至少一個溝槽掩模開孔封上，封上的開孔寬度可以是0.2um,或0.3um或0.4um或0.5um或0.6um不等,視製備方法而定，然後對氧化層進行幹蝕，清除開孔裡的氧化層，暴露出開孔裡的外延層，接著進入步驟C，不用通過一次高溫擴散作業。
5.根據權利要求2所述的一種製備溝槽半導體分立器件的方法，其特徵在於，在步驟c中，在刻蝕溝槽前，先沉澱一層氧化層並把在氧化層中的至少一個溝槽掩模開孔封上，然後對氧化層進行幹蝕，清除開孔裡的氧化層，暴露出開孔裡的外延層，之後刻蝕溝槽。
6.根據權利要求1所述的一種製備溝槽半導體分立器件的方法，其特徵在於，所述步驟⑵包括以下步驟: a、在最頂層表面沉積層間介質； b、在層間介質表面積澱光刻塗層，利用接觸孔掩模暴露出部分層間介質，然後對暴露出的部分層間介質進行幹蝕，直至暴露出外延層，在層間介質中形成多個接觸孔掩模開孔，多個接觸孔掩模開孔寬度可以不是全都一樣大小，寬度範圍是0.2um至1.6um，然後清除掉光刻塗層； C、在表面注入P型摻雜劑，有層間介質覆蓋的部分沒有被注入，沒有層間介質覆蓋的部分，P型摻雜劑會注入到外延層表面上，並通過二次高溫擴散作業將P型摻雜劑推進擴散到外延層中形成P型2區，P型I區與P型2區合成為P型基區； d、在表面注入N型摻雜劑，有層間介質覆蓋的部分沒有被注入，沒有層間介質覆蓋的部分，N型摻雜劑會注入到外延層表面上，並通過三次高溫擴散作業將N型摻雜劑推進擴散到P型基區中形成N型源區； e、通過層間介質開孔，對外延層表面進行侵蝕，形成接觸孔溝槽，接觸孔溝槽穿過N型源區進入到P型基區，之後對接觸孔溝槽注入P型高摻雜劑； f、在接觸孔溝槽側壁、底部以及層間介質表面上依次沉積一層鈦層和一層氮化鈦層，再對接觸孔溝槽進行鎢填充以形成溝槽金屬插塞。
7.根據權利要求6所述的一種製備溝槽半導體分立器件的方法，其特徵在於，在步驟d中，接觸孔掩模開孔的寬度不是全都一樣大小，在表面注入N型摻雜劑前，先沉澱一層氧化層並把在層間介質中的至少一個接觸孔掩模開孔封上，然後對表面注入N型摻雜劑。
8.根據權利要求6所述的一種製備溝槽半導體分立器件的方法，其特徵在於，在步驟e中，在對外延層表面進行接觸孔溝槽侵蝕前，先沉澱一層氧化層，然後對氧化層進行幹蝕，清除層間介質開孔裡的氧化 層，暴露出開孔裡的外延層；之後刻蝕接觸孔溝槽。
9.根據權利要求6所述的一種製備溝槽半導體分立器件的方法，其特徵在於，在步驟e中，接觸孔掩模開孔的寬度不是全都一樣大小，在刻蝕接觸孔溝槽前，先沉澱一層氧化層並把在層間介質中的至少一個接觸孔掩模開孔封上，接著對氧化層進行幹蝕，清除掉沒有被封上的接觸孔開孔裡的氧化層，暴露出開孔裡的外延層；然後刻蝕接觸孔溝槽，之後對接觸孔溝槽注入P型高摻雜劑。
10.一種製備溝槽半導體分立器件的方法，其特徵在於，包括以下步驟: (1)利用溝槽掩模對襯底10上的外延層200注入P型摻雜劑形成P型基區，並在外延層上進行侵蝕而形成多個柵極溝槽； (2)利用源區掩模形成源區； (3)在外延層表面沉積層間介質，再利用接觸孔掩模形成接觸孔溝槽，並對接觸孔溝槽進行金屬插塞填充； (4)在器件的上表面沉積金屬層，利用金屬掩模進行金屬侵蝕，形成金屬墊層和連線。
11.根據權利要求10所述的一種製備溝槽半導體分立器件的方法，其特徵在於，所述步驟(I)包括以下步驟: a、在外延層的上面形成氧化層，在氧化層上積澱光刻塗層，再通過溝槽掩模暴露出部分氧化層，對暴露出的部分氧化層進行幹蝕，直至暴露出外延層，形成在氧化層上多個溝槽掩模開孔，溝槽掩模開孔寬度不一樣，其中的寬度範圍是0.2um至2.0um，然後清除掉光刻塗層； b、對表面注入P型摻雜劑，有原氧化層覆蓋的部分沒有被注入，沒有原氧化層覆蓋的部分，P型摻雜劑會注入到外延層表面上，並通過一次高溫擴散作業將P型摻雜劑推進擴散到外延層中形成P型基區； C、通過刻蝕在開孔處形成溝槽，該溝槽穿過P型基區延伸至外延層中，對溝槽進行犧牲性氧化，然後清除掉所有氧化層； d、在溝槽暴露著的側壁和底部，以及外延層的上表面形成柵極氧化層，再在溝槽中沉積N型高摻雜劑的多晶矽，以填充溝槽並覆蓋頂面； e、對在外延層表面上的多晶矽層進行平面腐蝕處理或化學機械拋光。
12.根據權利要求11所述的溝槽半導體功率分立器件的製備方法，其特徵在於，在步驟c中，在刻蝕溝槽前，先沉澱一層氧化層並把在氧化層中的至少一個溝槽掩模開孔封上，然後對氧化層進行幹蝕，清除開 孔裡的氧化層，暴露出開孔裡的外延層，之後刻蝕溝槽。
全文摘要
本發明公開了一種製備溝槽半導體分立器件的方法，包括以下步驟首先利用溝槽掩模對襯底上的外延層注入P型摻雜劑形成P型1區，並在外延層上進行侵蝕而形成多個柵極溝槽；然後，在外延層表面沉積層間介質，再利用接觸孔掩模，對層間介質進行侵蝕，在層間介質中形成開孔，然後注入P型和N型摻雜劑，分別形成P型2區和N型源區，P型1區與P型2區合成為P型基區，之後對外延層表面進行侵蝕形成接觸孔溝槽，並對接觸孔溝槽進行金屬插塞填充；最後，在器件的表面沉積金屬層，利用金屬掩模進行金屬侵蝕，形成金屬墊層和連線，採用本製備方法，省略了基區掩模和源區掩模的製備工序，使器件的製造成本得到了較大的降低。
文檔編號H01L21/336GK103219241SQ20121001919
公開日2013年7月24日 申請日期2012年1月19日 優先權日2012年1月19日
發明者蘇冠創 申請人:立新半導體有限公司