使用具有空隙的穿通電極的半導體封裝的製作方法

2023-05-28 14:34:06 2

專利名稱：使用具有空隙的穿通電極的半導體封裝的製作方法
技術領域：
本發明大體涉及一種半導體封裝，更具體地，涉及一種使用穿通電極
(through electrode )從而改善封裝內電連接的可靠性的半導體封裝。
背景技術：
半導體工業的發展方向是能夠以降低的成本製造具有改善的可靠性的 輕質(light-weight)、高速、多功能的半導體產品。半導體封裝技術被認為 是實現半導體工業的目標的重要技術。
半導體封裝技術保護半導體晶片(通過晶片裝配工藝形成有電路部分)
不受外部環境的影響；而且，半導體封裝技術可以用於易於將半導體晶片安
裝到基板，從而保證半導體晶片的運行可靠性。半導體封裝技術包括半導體
晶片附著工藝、引線接合工藝、模製工藝(molding process )以及修切 (trimming)和成型工藝。這些半導體封裝工藝可以在晶片級或者晶片級進行。
近來，在半導體封裝技術中已經採取努力來開發這樣的技術，在該技術
改進安裝效率且增加小型化。通過堆疊封裝的使用，可以獲得存儲能力比使 用半導體集成工藝能獲得的存儲能力更大的產品，以及具有較高安裝面積使
用效率的產品。
在堆疊封裝中，使用金屬線、塊(bump)或穿通電極將半導體晶片或半 導體封裝電連接到基板並且將半導體晶片或半導體封裝彼此電連接。在堆疊 封裝中使用穿通電極以形成電連接，使電學惡化(electrical degradation )的 發生最小化。而且，將穿通電極用於電連接的堆疊封裝可以實現增大的運行 速度並能夠小型化。剛才描述的益處是近來堆疊封裝流行增加的一個原因。
堆疊封裝的穿通電極通過在半導體晶片中定義通孔(via hole )並使用鍍 覆工藝來用金屬材料填充該通孔而形成。穿通電極也可以使用焊接工藝形 成。這時，穿通電極(通過鍍覆或焊接工藝形成)和半導體晶片具有不同的 熱膨脹係數。因此，半導體封裝中的熱變化可能在半導體封裝中引起裂化
(cracking),該裂化是由於各自的熱膨脹係數之間的差異導致的應力，從 而降低半導體封裝的可靠性。
當在堆疊多個半導體晶片或晶片之後通過定義通孔來形成穿通電極時， 由於通孔的大的(substantial)的深寬比(aspect ratio )而難以適當地形成穿 通電極。換言之，當通過鍍覆工藝形成穿通電極時，通孔的大的深寬比使得 形成穿通電極的金屬材料僅僅填充通孔的上部。結果，使用穿通電極的半導 體封裝中的電信號連接變得不可能。機械實驗顯示蒸汽(vapor)進入並填充 通孔的下部，引起半導體封裝的故障(breakdown)。

發明內容
本發明的實施例旨在一種使用穿通電極的半導體封裝，以改善封裝內電 連接的可靠性。
在本發明的一個方面中，半導體封裝包括具有多個接合襯墊的半導體芯 片；以及形成在半導體晶片中以電連接到各接合襯墊並包括導體和由導體定 義的空隙的穿通電極。
每個導體包括納米線。
每個導體包括以球狀成組的多個納米線並具有由所述納米線定義的多
個空隙。
每個導體具有1 40 iam的直徑。
每個導體包括以多邊形形狀成組並具有空隙的多個納米線。
導體包括微焊料球。
每個微焊料球具有1 40 !im的直徑。
在本發明的另一方面中，半導體封裝包括具有多個連接襯墊的基板；附 著到基板並具有接合襯墊的半導體晶片；以及半導體晶片中的將半導體晶片
的接合襯墊與基板的相應連接襯墊電連接的多個穿通電極，每個穿通電極包 括導體和由導體定義的空隙。
每個導體包括納米線。
每個導體包括以球狀成組的多個納米線並具有由所述 米線定義的多
個空隙。每個導體具有1 40 pm的直徑。
每個導體包括以多邊形形狀成組並具有空隙的多個納米線。
導體包括微焊料球。
每個微焊料球具有1~40 fim的直徑。
半導體封裝還包括形成在穿通電極的背向基板的連接襯墊的末端上的
在本發明的再一方面中，半導體封裝包括具有多個連接襯墊的基板；以 及堆疊在基板上的至少兩個封裝單元，其中每個封裝單元包括具有接合襯墊 和多個穿通電極的半導體晶片，多個穿通電極以將半導體晶片的接合襯墊、
中，每個穿通電極包括導體和由導體定義的空隙。 每個導體包括納米線。
每個導體包括以球狀成組的多個納米線並具有由所述納米線定義的多
個空隙。
每個導體具有1 40 |im的直徑。
每個導體包括以多邊形形狀成組並具有空隙的多個納米線。
導體包括微焊料球。
每個微焊料球具有1 40 )im的直徑。
半導體封裝還包括形成在最上的半導體晶片的穿通電極上的蓋層。


圖1是示出根據本發明第一實施例的半導體封裝的截面圖2是示出圖1的'A'部分的放大圖3是示出根據本發明的構成導體的納米線的圖4是示出根據本發明第二實施例的半導體封裝的截面圖5是示出根據本發明第三實施例的半導體封裝的截面圖6是示出根據本發明第四實施例的半導體封裝的截面圖。
具體實施例方式
以下將會參考附圖來詳細描述本發明的具體實施例。
圖1是示出根據本發明第一實施例的半導體封裝的截面圖，而圖2是示出圖1的'A'部分的放大圖。
參考圖1,根據本實施例的半導體封裝100包括半導體晶片110和穿通 電極120，半導體晶片110具有形成在其上表面上的多個接合襯墊(bonding pad) 112,每個穿通電極120填充多個通孔V之一，每個通孔V定義在半 導體晶片110中並通過半導體晶片110延伸。
如圖2所示，形成穿通電極120的方式是導體122填充在通孔V中。穿 通電極120電連接到半導體晶片110的接合襯墊112。更詳細地，每個穿通 電極120包括填充在通孔V中的多個導體122。導體122可以具有各種形狀 並且空隙H可以由導體122定義。
導體122包括微尺寸的微焊料球(solderball)或者多個納米線124,每 個微焊料球的直徑在1~40 |um範圍內，納米線124如圖3所示成組並具有納 米尺度的直徑。當包"fe納米線124的導體122形成為多個納米線124^bt匕成 組時，導體122具有納米尺度的納米空隙H'。由成組的納米線124形成的每 個導體122具有多邊形狀或者直徑在1 40^im範圍內的球狀。穿通電極120 由包括成組填充在通孔V中的納米線124的導體122形成，在各組中從外側 形成的多個納米線124 4皮此成組。
成，納米線124包括納米空隙H'並且不定義固定的形狀。這時，穿通電極 120的形成是通過將液態或氣態的納米線形成材料引入通孔V,隨後進行後 處理(post-process)來生長納米線124。
為了確保形成在通孔V中的導體122和接合4於墊112面對通孔V的內 表面之間的穩定的電連接，可以施加導電粘合劑(未示出)到接合襯墊112 的內表面。
圖4是示出根據本發明第二實施例的半導體封裝的截面圖。 參考圖4，包括填充在通孔V中的穿通電極120的半導體晶片110置於 基板140上，並隨後形成為可以安裝在外部電路上的半導體封裝130。換言 之，根據本實施例的半導體封裝130包括基板140、附著到基板140的半導 體晶片110以及形成在半導體晶片110中的穿通電才及120。
具體來說，基板140在其上表面上具有多個連接襯墊142，並且電極端 子(未示出)位於基板140的下表面上以電連接到外部電路。各個半導體芯 片110以各穿通電極120對應於連接襯墊142的安置方式通過粘合劑(未示出)附著到基板140。
半導體晶片110具有多個接合襯墊112。穿通電極120形成在半導體芯 片110中,使得半導體晶片110的接合襯墊112和基板140的相應的連接襯 墊142彼此電連接。如圖2所示，穿通電極120具有導體122和由導體122 定義的空隙H。
蓋層(capping layer) 126形成在包括穿通電極120的半導體晶片110的 上表面上從而避免構成穿通電極120的導體122從通孔V脫出，該上表面背 向基板140的連接襯墊142。
形成密封劑150以覆蓋置於基板140上的半導體晶片110。外部連接端 子144 (諸如焊料球(solder ball))附著到形成在基板140下表面上的電極 端子(未示出)。
半導體封裝130如下形成。具有通孔V的半導體晶片110附著到基板 140,並且隨後具有空隙H的穿通電極120通過用導體122填充通孔V形成。 基板140的連接襯墊142以及半導體晶片110的接合襯墊112通過穿通電極 120 J皮此電連4妻。
隨後蓋層126形成在半導體晶片110上，從而避免構成穿通電極120的 導體122從通孔V脫出。這時，如果在半導體封裝130的加工中沒有導體 22脫出的可能，則不需要形成覆層126。
接著，通過將外部連接端子144附著到基板140的下表面上，在基板140 上形成密封劑150，從而完成根據本發明的本實施例的半導體封裝130的制 造。
圖5是示出根據本發明第三實施例的半導體封裝的截面圖。 參考圖5，通過將多個半導體晶片彼此堆疊來實現堆疊封裝，並且每個 半導體晶片都具有包括導體和由導體定義的空隙的穿通電極。
具體來說，在本實施例中，具有堆疊結構的半導體封裝160形成為至少 兩個封裝單元170使用粘合劑.(未示出)堆疊在基板140上，基板140在其 上表面上具有多個連接襯墊142而在其下表面上具有多個電極端子(未示出)。
每個封裝單元170包括具有接合襯墊112的半導體晶片110和多個穿通 電極120。穿通電極120的作用是將半導體晶片110的接合襯墊112、基板 140的連接襯墊142和封裝單元170彼此電連接。如圖2所示，穿通電極120具有導體122和由導體122定義的空隙H。
蓋層126形成在最上的封裝單元170,即最上的半導體晶片110的穿通 電極120上，以避免構成穿通電極120的導體122從通孔V脫出。
密封劑150形成在基板140上以覆蓋半導體晶片110,並且外部連接端 子144(諸如焊料球)附著到形成在基板140下表面上的電極端子(未示出)。
圖6是示出根據本發明第四實施例的半導體封裝的截面圖。
參考圖6,根據本實施例的具有堆疊結構的半導體封裝180的具有這樣 的構造，在該構造中通過多個堆疊的半導體晶片110同時形成多個穿通電極 120。
根據本實施例的半導體封裝180形成如下。
首先，多個半導體晶片IIO堆疊在基板140上，隨後通孔V定義在堆疊 的半導體晶片110中並透過堆疊的半導體晶片110,從而暴露基板140的連 4妄襯墊142。
具有空隙H的穿通電極120通過在通孔V中填充導體122形成，隨後 在最上的半導體晶片110上形成蓋層126以避免構成穿通電極120的導體 122 乂人通孔V脫出。
接著，密封劑150和外部連接端子144形成在基板140上，並且通過進
藝
根據本發明的本實施例的各種半導體封裝可以在晶片級或者晶片級被製造。
從以上描述明顯可見，根據本發明的半導體封裝利用穿通電極形成，所 述穿通電極通過在通孔中填充導體形成。因此，即使其中形成穿通電極的通 孔的深寬比是大的，也能以此方式容易地形成穿通電極以便改善電連接的可靠性。
此外，根據本發明的半導體封裝的穿通電極通過將包括具有納米空隙的 成組的納米線的導體或者包括微焊料球的導體填充到通孔中來形成，使得空 隙由導體定義。因此，包括納米空隙的空隙的作用是吸收由半導體封裝的組 成部分之間的熱膨脹係數差異引起的應力，其是由驅動半導體封裝的過程中 產生的熱導致的。因此，可以避免在驅動具有通過鍍覆或焊接工藝形成的穿 通電極的傳統半導體封裝的過程中在半導體晶片中發生由應力導致的裂化，該應力是由於構成半導體晶片的矽和構成穿通電極的金屬材料之間的熱膨 脹係數差異而引起的。結果，改善了根據本發明實施例的半導體封裝中電連 接的可靠性。
儘管出於說明目的描述了本發明的具體實施例，但本領域的技術人員應 該理解的是，可以在不脫離由所附權利要求中所公開的本發明範圍和精神的 前提下進行各種修改、添加和替換。
本申請要求於2008年6月30日提交的韓國專利申請號10-2008-0062910 的優先權，並以參考方式將其全部內容合併在此。
權利要求
1.一種半導體封裝，包括具有接合襯墊的半導體晶片；以及形成在所述半導體晶片中並電連接到所述接合襯墊的穿通電極，其中所述穿通電極包括多個導體和由所述導體定義的一個或多個空隙。
2. 根據權利要求1所述的半導體封裝，其中所述導體中的一個或多個包 括多個納米線。
3. 根據權利要求1所述的半導體封裝，其中所述導體中的一個或多個包 括以球狀成組的多個納米線並真有由所述納米線定義的多個空隙。
4. 根據權利要求3所述的半導體封裝，其中每個所述導體的直徑在1 40 (im的範圍內。
5. 根據權利要求1所述的半導體封裝，其中所述導體中的一個或多個包 括以多邊形形狀成組並具有多個空隙的多個納米線。
6. 根據權利要求1所述的半導體封裝，其中所述導體包括微焊料球。
7. 根據權利要求6所述的半導體封裝，其中每個微焊料球的直徑在1~40 )im的範圍內。
8. —種半導體封裝，包括 具有多個連接襯墊的基板；附著到所述基板並具有多個接合襯墊的半導體晶片；以及述基板的連接襯墊的多個穿通電極，其中所述穿通電極中的一個或多個包括 多個導體和由所述導體定義的一個或多個空隙。
9. 根據權利要求8所述的半導體封裝，其中所述導體中的一個或多個包 括多個納米線。
10. 根據權利要求8所述的半導體封裝，其中所述導體中的一個或多個 包括以球狀成組的多個納米線並具有由所述納米線定義的多個空隙。
11. 根據權利要求10所述的半導體封裝，其中每個所述導體的直徑在 1 40 (am的範圍內。
12. 根據權利要求8所述的半導體封裝，其中所述導體中的一個或多個 包括以多邊形形狀成組並具有多個空隙的多個納米線。
13. 根據權利要求8所述的半導體封裝，其中所述導體包括微焊料球。
14. 根據權利要求13所述的半導體封裝，其中每個微焊料球的直徑在 1~40 |um的範圍內。
15. 根據權利要求8所述的半導體封裝，還包括 形成在每個穿通電極的背向所述基板的連接襯墊的末端上的蓋層。
16. —種半導體封裝，包括 具有多個連接襯墊的基板；以及堆疊在所述基板上的至少兩個封裝單元， 其中每個封裝單元包括具有多個接合襯墊和穿通電極的半導體晶片，所述穿通電極形成在所述 半導體晶片中以將所述半導體晶片的接合襯墊、所述基板的相應的連接襯墊 以及所述封裝單元彼此電連接，其中穿通電極中的一個或多個包括多個導體 和由所述導體定義的一個或多個空隙。
17. 根據權利要求16所述的半導體封裝，其中所述導體中的一個或多個 包括多個納米線。
18. 根據權利要求16所述的半導體封裝，其中所述導體中的一個或多個 包括以球狀成組的多個納米線並具有由所述納米線定義的多個空隙。
19. 根據權利要求18所述的半導體封裝，其中每個所述導體的直徑在 ] 40 (im的範圍內。
20. 根據權利要求16所述的半導體封裝，其中所述導體中的一個或多個 包括以多邊形形狀成組並具有多個空隙的多個納米線。
21. 根據權利要求16所述的半導體封裝，其中所述導體包括微焊料球。
22. 根據權利要求21所述的半導體封裝，其中每個微焊料球的直徑在 1 40 (im的範圍內。
23. 根據權利要求16所述的半導體封裝，還包括 形成在最上的半導體晶片的所述穿通電極上的蓋層。
全文摘要
本發明提供一種使用具有空隙的穿通電極的半導體封裝。該半導體封裝包括具有多個接合襯墊的半導體晶片。穿通電極形成在半導體晶片中並電連接到接合襯墊。穿通電極包括多個導體和由導體定義的多個空隙。每個導體可以包括成組為具有多個空隙的球狀的多個納米線、成組為具有多個空隙的多邊形形狀的多個納米線，或者導體可以包括多個微焊料球。穿通電極的空隙吸收在驅動半導體封裝的過程中產生的熱導致的應力。
文檔編號H01L23/52GK101621046SQ200910152328
公開日2010年1月6日 申請日期2009年6月30日 優先權日2008年6月30日
發明者李雄宣, 裵漢儁 申請人:海力士半導體有限公司