多柵器件的形成方法
2023-06-22 18:50:16 2
專利名稱：多柵器件的形成方法
技術領域：
本發明涉及半導體技術領域，特別涉及一種多柵器件的形成方法。
背景技術：
隨著半導體工藝技術的不斷發展，隨著工藝節點逐漸減小，後柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特徵尺寸(CD，Critical Dimension)進一步下降時，即使採用後柵工藝,常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。鰭式場效應電晶體(Fin FET)是一種常見的多柵器件，圖1示出了現有技術的一 種鰭式場效應電晶體的立體結構示意圖。如圖1所示，包括半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導體襯底10刻蝕後得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位於柵介質層上的柵電極(圖中未示出)。對於Fin FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利於增大驅動電流，改善器件性能。現有技術的多柵器件的形成方法，包括請參考圖2，提供基底20，在所述基底20表面形成有圖形化的光刻膠層21。請參考圖3，以所述圖形化的光刻膠層21為掩膜，刻蝕所述基底20，形成凸出的鰭部23。然而，現有技術形成的多柵器件的鰭部23的特徵尺寸較大，器件性能改善不大。更多關於多柵器件的形成方法請參考專利號為「US7868380B2」的美國專利。
發明內容
本發明解決的問題是提供一種形成具有更小特徵尺寸的鰭部、器件性能好的多柵器件的形成方法。為解決上述問題，本發明提供了一種多柵器件的形成方法，包括提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位於所述半導體薄膜表面的圖案層，所述圖案層具有第一開口 ；形成位於所述第一開口的側壁的側牆；去除所述圖案層；在去除所述圖案層後，刻蝕所述半導體薄膜、形成與所述側牆相對應的犧牲層；形成位於所述犧牲層的兩側的鰭部。可選地，所述半導體薄膜的材料為SiGe或SiC。可選地，所述鰭部的材料為Si。可選地，所述鰭部的特徵尺寸為l_8nm。
可選地，所述鰭部的形成工藝為選擇性外延生長工藝。可選地，所述選擇性外延生長工藝的參數為壓力0. 1-0. 3Torr,溫度1500-1800°C，流量為 150-300sccm 的 SiH2Cl2,流量為 20_50sccm 的 HCl，流量為 10-20SLM的H2。可選地，所述側牆的寬度為4_20nm。可選地，所述圖案層的材料為SiON。可選地，所述圖案層的形成工藝為等離子體沉積工藝。·
可選地，所述側牆的材料為SiN或多晶矽。可選地，還包括形成位於所述半導體薄膜表面的硬掩膜層，所述圖案層形成在所述硬掩膜層表面。可選地，所述硬掩膜層的材料為氧化矽。可選地，所述硬掩膜層的形成工藝為熱氧化工藝或化學氣相沉積工藝。可選地，還包括在所述鰭部形成後，去除所述硬掩膜層和犧牲層。可選地，去除所述犧牲層採用的工藝為刻蝕工藝，所述刻蝕工藝的參數為溫度600-800°C，壓力為I個大氣壓,流量為150-300sccm的HC1，流量為15-30SLM的H2。可選地，還包括對所述鰭部進行氧化工藝和退火工藝。可選地，所述氧化工藝的參數範圍為在溫度為600°C -800°C的環境下，通入02，氧化時間為2_4min。可選地，所述退火工藝的參數範圍為在溫度為600°C -800°C的環境下，通入N2,退火時間為2_4min。與現有技術相比，本發明具有以下優點本發明實施例的多柵器件的形成方法，在所述第一開口的側壁形成側牆，在後續工藝中形成與所述側牆相對應的犧牲層，之後再形成位於所述犧牲層的兩側的鰭部。本發明實施例以犧牲層作為支撐，在犧牲層的兩側形成鰭部，避免了現有技術刻蝕形成鰭部時出現的斷裂或移動等問題，形成的所述鰭部的寬度可以更小，形成的多柵器件的性能好。本發明實施例的多柵器件的形成方法，採用選擇性外延生長工藝在所述犧牲層兩側形成鰭部，不僅避免了現有技術刻蝕形成鰭部時出現的斷裂或移動等問題，形成的鰭部不僅寬度小，並且採用選擇性外延生長工藝，所述犧牲層兩側形成的鰭部的表面平整，節省了工藝步驟，且進一步提高了多柵器件的性能。
圖1是現有技術的鰭形場效應管的立體結構示意圖；圖2-圖3是現有技術的多柵器件的形成過程的剖面結構示意4是本發明實施例的多柵器件的形成方法的流程示意圖；圖5-圖11是本發明實施例的多柵器件的形成過程的剖面結構示意圖。
具體實施例方式正如背景技術所述，現有技術的多柵器件的形成方法中，形成的多柵器件的鰭部的特徵尺寸較大，不利於提高多柵器件的驅動電流，限制了多柵器件的性能。
經過研究，本發明實施例的發明人發現，現有技術在形成特徵尺寸較小的鰭部時，鰭部的兩側沒有支撐，極易發生斷裂或移動。因此，形成的鰭部的特徵尺寸受到限制。經過進一步研究，本發明實施例的發明人提供了一種多柵器件的形成方法。為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本發明。但是本發明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便於說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。
·
請參考圖4，圖4為本發明實施例的多柵器件的形成方法的流程示意圖。步驟S201，提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位於所述半導體薄膜表面的圖案層，所述圖案層具有第一開口 ；步驟S203，形成位於所述第一開口的側壁的側牆；步驟S205，去除所述圖案層；步驟S207，在去除所述圖案層後，刻蝕所述半導體薄膜、形成與所述側牆相對應的犧牲層；步驟S209，形成位於所述犧牲層的兩側的鰭部。請參考圖5-圖11，圖5-圖11示出了本發明實施例的多柵器件的形成過程的剖面結構示意圖。請參考圖5，提供基底，所述基底包括氧化層300和形成在所述氧化層300表面的半導體薄膜301 ;所述半導體薄膜301表面形成有硬掩膜層303 ;所述硬掩膜層303表面形成有圖案層305，所述圖案層305具有第一開口 306。所述基底用於為後續工藝提供工作平臺。在本發明的實施例中，為使得多柵器件的電路設計更加簡單，更易實現集成化，所述基底為絕緣體上矽。其中，所述氧化層300的材料為氧化矽(oxide);所述半導體薄膜301用於後續形成犧牲層，所述半導體薄膜301的厚度至少等於後續形成的鰭部的厚度。所述半導體薄膜301的材料為SiGe或SiC。在本發明的實施例中，所述半導體薄膜301的材料為SiGe。所述硬掩膜層303用於後續工藝中保護半導體薄膜301不受損壞，所述硬掩膜層303的材料為氧化矽。所述硬掩膜層303的形成工藝為化學氣相沉積工藝(CVD)或者熱氧化工藝。需要說明的是，在本發明的其他實施例中，也可以不在所述半導體薄膜301表面形成硬掩膜層303，而是直接形成位於所述半導體薄膜301表面的圖案層305。所述圖案層305具有第一開口 306，所述第一開口 306的寬度與後續形成的相鄰兩個犧牲層之間的距離有關。在本發明的實施例中，所述第一開口 306暴露出所述硬掩膜層303表面。所述圖案層305的材料為SiON。所述圖案層305的形成工藝為等離子體沉積工藝(plasma)。所述圖案層305的形成步驟包括採用等離子體沉積工藝在所述硬掩膜層303表面形成圖案薄膜(未標示)，形成覆蓋所述圖案薄膜的圖形化的光刻膠層(未圖示)，以所述光刻膠層為掩膜刻蝕所述圖案薄膜，形成具有第一開口 306的圖案層305。需要說明的是，在本發明的其他實施例中，所述第一開口也可以不暴露出所述硬掩膜層的表面，只要具有一定的深度即可。請參考圖6，形成位於所述第一開口的側壁的側牆307。所述側牆307用於後續作為掩膜，刻蝕所述半導體薄膜301，形成與所述側牆307相對應的犧牲層。所述側牆307的材料不同於圖案層305和硬掩膜層303的材料。在本發明的實施例中，所述側牆307的材料為氮化矽(SiN)或多晶矽(poly)。所述側牆307的形成工藝為沉積工藝，例如物理或化學氣相沉積工藝。在本發明的實施例中，所述側牆307的形成步驟包括形成覆蓋所述第一開口的側壁、底部和圖案層的表面的側牆薄膜；去除位於所述圖案層的表面的部分側牆薄膜；去除位於所述第一開口的底部的側牆薄膜，形成側牆307。
所述側牆307的寬度與後續形成的犧牲層的寬度有關，也與後續形成的位於所述犧牲層兩側的鰭部之間的距離有關。在本發明的實施例中，所述側牆307的寬度4nm-20nm。請參考圖7,去除所述圖案層。去除所述圖案層便於後續以所述側牆307為掩膜，刻蝕所述硬掩膜層303和半導體薄膜301，形成犧牲層。去除所述圖案層的方法為刻蝕工藝，由於所述刻蝕工藝已為本領域技術人員所熟知，在此不再贅述。請參考圖8，以所述側牆307為掩膜，刻蝕所述硬掩膜層303。為避免在後續形成鰭部的過程中，鰭部發生斷裂或移動。在本發明的實施例中，先以所述側牆307為掩膜，刻蝕所述硬掩膜層303。刻蝕所述硬掩膜層的工藝為幹法刻蝕。由於所述幹法刻蝕已為本領域技術人員所熟知，在此不再贅述。刻蝕後的所述硬掩膜層303的寬度與所述側牆307的寬度相同，通常為4nm_20nm。請參考圖9，刻蝕所述硬掩膜層303後，去除所述側牆307，以刻蝕後的所述硬掩膜層303為掩膜刻蝕所述半導體薄膜，形成犧牲層309。刻蝕所述硬掩膜層303後，去除所述側牆307的目的是為了避免後續工藝中造成側牆307或者犧牲層309發生斷裂或移動。本發明實施例的發明人發現，現有技術在形成特徵尺寸較小的鰭部時，鰭部的兩側沒有支撐，極易發生斷裂或移動。因此，形成的鰭部的特徵尺寸受到限制。經過研究，本發明實施例的發明人發現，所述犧牲層309用於後續作為形成鰭部時的支撐，可以保護鰭部在形成時不發生斷裂或移動。所述犧牲層309由刻蝕後的硬掩膜層303作為掩膜形成，而所述硬掩膜層303由側牆作為掩膜形成，因此所述犧牲層309與所述側牆307相對應。所述犧牲層309由刻蝕所述半導體薄膜後得到，所述犧牲層309的材料與所述半導體薄膜的材料一致，通常為SiGe或SiC。在本發明的實施例中，所述犧牲層309的材料為SiGe。形成的犧牲層309的寬度為 4nm_20nmo需要說明的是，在本發明的其他實施例中，也可以直接在去除所述圖案層後，依次刻蝕所述硬掩膜層和半導體薄膜，形成與所述側牆相對應的犧牲層。請參考圖10，形成位於所述犧牲層309的兩側的鰭部311。
所述鰭部311的材料為矽。由於有了犧牲層309的支撐，可以形成特徵尺寸更小的鰭部311，所述鰭部311不易發生斷裂或移動。本發明的實施例中，形成的鰭部311的特徵尺寸為l-8nm。所述鰭部311的形成工藝為選擇性外延生長工藝，矽原子選擇性生長在SiGe的表面，即選擇性的生長在犧牲層309的表面，而不會生長在氧化層300表面，也不會生長在硬掩膜層303的表面，形成工藝簡單，節省了工藝步驟，並且採用選擇性外延生長工藝形成的鰭部的表面平整，進一步提高了多柵器件的性能。在本發明的實施例中，所述選擇性外延生長工藝的參數為壓力0. 1-0. 3Torr，溫度1500-1800°C，流量為150-300sccm的SiH2Clz1^量為 20-50sccm 的 HCl，流量為 10-20SLM 的 H2。
所述刻蝕後的硬掩膜層303在採用選擇性外延生長工藝形成鰭部時，還用於避免在犧牲層309的頂部形成矽薄膜，節省了工藝步驟。需要說明的是，在本發明的實施例中，鰭部311的特徵尺寸指的是剖面結構示意圖中平行於基底表面方向的尺寸。請參考圖11，在所述鰭部311形成後，去除所述硬掩膜層和犧牲層。為便於後續工藝步驟，在所述鰭部311形成後，還要將所述硬掩膜層和犧牲層去除。去除所述硬掩膜層的工藝為刻蝕工藝或者化學機械拋光工藝，去除所述犧牲層的工藝為刻蝕工藝。在本發明的實施例中，去除所述犧牲層的工藝參數為溫度600-800°C，壓力為I個大氣壓，流量為150-300sccm的HC1，流量為15-30SLM的H2。需要說明的是，在本發明的實施例中，在去除所述硬掩膜層和犧牲層後，為了使形成的鰭部311的質量更加穩定，還要對所述鰭部311進行氧化(oxidation)和退火(anneal)工藝。氧化工藝後，所述鰭部311表面形成氧化薄膜，可以用於保護鰭部311。在本發明的實施例中，所述氧化工藝的參數範圍為在溫度為600°C -800°C的環境下，通入O2，氧化時間為2_4min。退火工藝有助於鰭部311內部的矽原子分布更加均勻，形成的鰭部311的表面更加平整，後續形成的多柵器件的性能更好。本發明的實施例中，所述退火工藝的參數範圍為在溫度為600°C _800°C的環境下，通入N2，退火時間為2-4min。綜上，本發明實施例的多柵器件的形成方法，在所述第一開口的側壁形成側牆，在後續工藝中形成與所述側牆相對應的犧牲層，之後再形成位於所述犧牲層的兩側的鰭部。本發明實施例以犧牲層作為支撐，在犧牲層的兩側形成鰭部，避免了現有技術刻蝕形成鰭部時出現的斷裂或移動等問題，形成的所述鰭部的寬度可以更小，形成的多柵器件的性能好。本發明實施例的多柵器件的形成方法，採用選擇性外延生長工藝在所述犧牲層兩側形成鰭部，不僅避免了現有技術刻蝕形成鰭部時出現的斷裂或移動等問題，形成的鰭部不僅寬度小，並且採用選擇性外延生長工藝，所述犧牲層兩側形成的鰭部的表面平整，節省了工藝步驟，且進一步提高了多柵器件的性能。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案 的保護範圍。
權利要求
1.一種多柵器件的形成方法,其特徵在於,包括 提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位於所述半導體薄膜表面的圖案層，所述圖案層具有第一開口 ； 形成位於所述第一開口的側壁的側牆； 去除所述圖案層； 在去除所述圖案層後，刻蝕所述半導體薄膜、形成與所述側牆相對應的犧牲層； 形成位於所述犧牲層的兩側的鰭部。
2.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述半導體薄膜的材料為SiGe 或 SiC。
3.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述鰭部的材料為Si。
4.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述鰭部的特徵尺寸為l-8nm。
5.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述鰭部的形成工藝為選擇性外延生長工藝。
6.如權利要求5所述的多柵器件的形成方法，其特徵在於，所述選擇性外延生長工藝的參數為壓力O. 1-0. 3Torr，溫度1500-1800°C，流量為150-300sccm的SiH2Cl2,流量為20-50sccm 的 HCl，流量為 10-20SLM 的 H2。
7.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述側牆的寬度為4-20nm。
8.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述圖案層的材料為SiON。
9.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述圖案層的形成工藝為等離子體沉積工藝。
10.如權利要求1所述的多柵器件的形成方法，其特徵在於，所述側牆的材料為SiN或多晶娃。
11.如權利要求1所述的多柵器件的形成方法，其特徵在於，還包括形成位於所述半導體薄膜表面的硬掩膜層，所述圖案層形成在所述硬掩膜層表面。
12.如權利要求11所述的多柵器件的形成方法，其特徵在於，所述硬掩膜層的材料為氧化矽。
13.如權利要求12所述的多柵器件的形成方法，其特徵在於，所述硬掩膜層的形成工藝為熱氧化工藝或化學氣相沉積工藝。
14.如權利要求11所述的多柵器件的形成方法，其特徵在於，還包括在所述鰭部形成後，去除所述硬掩膜層和犧牲層。
15.如權利要求14所述的多柵器件的形成方法，其特徵在於，去除所述犧牲層採用的工藝為刻蝕工藝，所述刻蝕工藝的參數為溫度600-800°C，壓力為I個大氣壓，流量為150-300sccm 的 HCl，流量為 15-30SLM 的 H2。
16.如權利要求14所述的多柵器件的形成方法，其特徵在於，還包括對所述鰭部進行氧化工藝和退火工藝。
17.如權利要求16所述的多柵器件的形成方法，其特徵在於，所述氧化工藝的參數範圍為在溫度為600°C _800°C的環境下,通入O2,氧化時間為2-4min。
18.如權利要求16所述的多柵器件的形成方法，其特徵在於，所述退火工藝的參數範圍為在溫度為6001 -8001的環境下，通入隊，退火時間為2-4111111。
全文摘要
本發明實施例提供了一種多柵器件的形成方法，包括提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位於所述半導體薄膜表面的圖案層，所述圖案層具有第一開口；形成位於所述第一開口的側壁的側牆；去除所述圖案層；在去除所述圖案層後，刻蝕所述半導體薄膜、形成與所述側牆相對應的犧牲層；形成位於所述犧牲層的兩側的鰭部。本發明實施例形成的鰭部的特徵尺寸小，器件的性能好，形成工藝簡單。
文檔編號H01L21/336GK103000505SQ20111027627
公開日2013年3月27日 申請日期2011年9月16日 優先權日2011年9月16日
發明者三重野文健 申請人:中芯國際集成電路製造(上海)有限公司