一種基於浮柵技術的二值動態BiCMOS與門電路的製作方法
2023-06-01 14:45:26 3
一種基於浮柵技術的二值動態BiCMOS與門電路的製作方法
【專利摘要】本實用新型公開了一種基於浮柵技術的二值動態BiCMOS與門電路，包括動態時鐘控制電路、輸入電路和輸出電路；所述動態時鐘控制電路包括pMOS管P1和P2；所述輸入電路包括三輸入浮柵nMOS管N1；所述輸出電路包括npn型三極體Q1和Q2；所述pMOS管P1和P2的源級接工作電壓VDD；所述三輸入浮柵nMOS管N1的源級和一個輸入端接地；所述npn型三極體Q1的集電極接工作電壓VDD；所述npn型三極體Q2的發射極接地；所述動態時鐘控制電路P1和P2的柵極分別接CP和所述動態時鐘控制電路P1和P2的漏極分別接Q1和Q2的基極；本實用新型的有益效果是：BiCMOS技術的應用使得電路具有高集成度、高速、大驅動能力的特點，動態多輸入浮柵技術又使得電路極大的降低了功耗，且電路工作狀態可控。
【專利說明】一種基於浮柵技術的二值動態BiCMOS與門電路
【技術領域】
[0001]本實用新型涉及一種與門電路，更具體說，它涉及一種基於浮柵技術的二值動態BiCMOS與門電路。
【背景技術】
[0002]近年來，低功耗已經成為限制VLSI電路設計的關鍵因素之一，它的重要性主要體現在兩個方面:第一，隨著VLSI集成度的提高和工藝的改進，其密度和複雜性增加。如果不能很好的控制功耗，晶片產生的熱量會導致功能下降及產生穩定性問題甚至錯誤行為，同時增加封裝和散熱的成本；第二，巨大的功耗也使使用電池的可攜式設備因電池易耗盡而影響使用。
[0003]BiCMOS電路是CMOS和雙極型器件同時集成在一塊晶片上的技術，它是以CMOS為主要電路元件，而在要求驅動大電容負載之處加入雙極型器件或電路。因此BiCMOS電路既有CMOS電路高集成度、低功耗的優點，又獲得了雙極型電路高速、大驅動能力的優勢。
[0004]在實現低功耗的方法中，動態電路引起越來越多的關注，因為動態電路具有較低的功耗。在動態電路中，動態能耗控制是一項極為重要的功能，它針對電路器件是否在使用及使用的程度，通過開關來控制器件，使得不需要工作的器件關閉，從而不消耗能量。同時動態電路在速度、晶片面積等方面也比靜態電路有優勢。
[0005]多輸入浮柵MOS器件是一種具有複雜功能的MOS管，它具有多個輸入柵極和一個浮柵極，大大增強了單個電晶體的功能，從而有效地降低了整個電路的複雜度，大大減少了互連線數.另一方面，由於多輸入浮柵MOS管對柵極電平的加權求和是通過輸入柵與浮柵間的電容耦合來實現的，因此具有極低功耗的特點。`
【發明內容】
[0006]本實用新型的目的是克服現有技術中的不足，提供一種降低整個電路的複雜度，功耗低和工作狀態可控的基於浮柵技術的二值動態BiCMOS與門電路。
[0007]這種基於浮柵技術的二值動態BiCMOS與門電路，包括動態時鐘控制電路、輸入電路和輸出電路；
[0008]所述動態時鐘控制電路包括pMOS管Pl和P2 ;所述輸入電路包括三輸入浮柵nMOS管NI ；所述輸出電路包括npn型三極體Ql和Q2 ；
[0009]所述pMOS管Pl和P2的源級接工作電壓VDD ;所述三輸入浮柵nMOS管NI的源級和一個輸入端接地；所述npn型三極體Ql的集電極接工作電壓VDD ;所述npn型三極體Q2的發射極接地；
[0010]所述動態時鐘控制電路Pl和P2的柵極分別接CP和^.所述動態時鐘控制電路Pl和P2的漏極分別接Ql和Q2的基極；
[0011]所述輸入電路NI的三個輸入端分別接輸入X、1、GND ;所述輸入電路NI的漏極接P2的漏極；[0012]所述輸出電路Ql的發射極和Q2的集電極接輸出F。
[0013]本實用新型的有益效果是:BiCM0S技術的應用使得電路具有高集成度、高速、大驅動能力的特點，動態多輸入浮柵技術又使得電路極大的降低了功耗，且電路工作狀態可控。由於使用了浮柵技術，降低了整個電路的複雜度。
【專利附圖】
【附圖說明】
[0014]圖1為本實用新型電路原理圖；
[0015]圖2為η型和P型多輸入浮柵MOS管符號和電容模型。
【具體實施方式】
[0016]下面結合附圖和實施例對本實用新型做進一步描述。雖然本實用新型將結合較佳實施例進行描述，但應知道，並不表示本實用新型限制在所述實施例中。相反，本實用新型將涵蓋可包含在有附後權利要求書限定的本實用新型的範圍內的替換物、改進型和等同物。
[0017]多輸入浮柵MOS管是近年來提出的一種具有功能性強、閾值控制靈活等特點的新型器件，人們已在模擬、數字和神經網絡等多個領域對它的應用開展了深入研究。這種器件的加工工藝與標準的雙層多晶矽CMOS工藝完全兼容，它的符號表示及其電容模型如圖2所示。它具有多個輸入柵極和一個浮柵極，其中浮柵由第一層多晶矽形成，多個輸入控制柵則由第二層多晶矽形 成。輸入端與浮柵之間通過電容實現耦合。圖中Vf表示浮柵上的電壓，
Vtl為襯底電壓，VpV2'......、vn為輸入信號電壓。Ctl是浮柵與襯底之間的稱合電容,它主要
由柵氧化層電容Cm構成，C1, C2,……、Cn為各個輸入柵與浮柵之間的耦合電容。圖中D和S分別表示漏極和源極。浮柵上的淨電荷QF由下式給出:
[0018]
【權利要求】
1.一種基於浮柵技術的二值動態BiCMOS與門電路，其特徵在於:包括動態時鐘控制電路、輸入電路和輸出電路； 所述動態時鐘控制電路包括PMOS管Pl和P2 ;所述輸入電路包括三輸入浮柵nMOS管NI ； 所述輸出電路包括npn型三極體Ql和Q2 ； 所述pMOS管Pl和P2的源級接工作電壓VDD ;所述三輸入浮柵nMOS管NI的源級和一個輸入端接地；所述npn型三極體Ql的集電極接工作電壓VDD ;所述npn型三極體Q2的發射極接地； 所述動態時鐘控制電路Pl和P2的柵極分別接CP和;所述動態時鐘控制電路Pl和P2的漏極分別接Ql和Q2的基極； 所述輸入電路NI的三個輸入端分別接輸入x、y、GND ;所述輸入電路NI的漏極接P2的漏極； 所述輸出電路Ql的發射極和Q2的集電極接輸出F。
【文檔編號】H03K19/20GK203661036SQ201320851581
【公開日】2014年6月18日 申請日期:2013年12月20日 優先權日:2013年12月20日
【發明者】胡曉慧, 杭國強, 周選昌, 楊暘, 章丹豔 申請人:浙江大學城市學院