一種晶片內部產生的自動調節頻率的振蕩時鐘及其設計方法
2023-06-01 14:28:11 1
專利名稱：一種晶片內部產生的自動調節頻率的振蕩時鐘及其設計方法
技術領域：
本發明涉及一種晶片線路設計方法，屬於集成電路的技術領域。
背景技術：
在電子和無線電產品晶片中，都必須有一個至關重要的振蕩時鐘信號，以調控同頻晶片內其他的工作信號，使幾十甚至上百個電子信號在輸入或輸出時間上同步，保證信息準確無誤。振蕩時鐘英文稱為Oscillator Clock,簡稱0SC。振蕩時鐘的原理便是利用某種礦物質，如石英，黃玉等，利用其特有的分子結構振蕩原理，產生一個非常精確的電子時鐘信號。即使在半導體工業高度發達的今天，最精密的晶片生產工藝也無法避免誤差。生產出來的電子時鐘晶片之間規格不一，速度有快有慢等問題時有發生。其影響條件包括製備時電壓、環境、溫差、溼度、空氣中雜質等等。不同時間不同機器，甚至同一片園片，或在同一顆晶片中出來的時鐘振蕩器的頻率都會不同。在電子工業中，人們一般把電離過多，造成速度過快的N型及P型晶體(Fast Fast);或電離太少，速度過慢的晶體(Slow Slow)都統稱為邊緣現象(Corner Case)。邊緣現象很容易導致晶片工作不穩定,錯誤率高等問題,給廠商和用戶帶來嚴重的損失，導致成本上升。
發明內容
本發明的目的是克服現有技術中存在的不足。提供一種產生自動調節頻率的穩定時鐘振蕩器的方法，其結構緊湊，產生的穩定時鐘振蕩器能使晶片工作穩定，錯誤率降低，晶片成本降低，並且安全可靠。按照本發明提供的技術方案，所述一種晶片內部產生的自動調節頻率的穩定振蕩時鐘，至少包括振蕩時鐘發生器(0SC generator),用來控制不同頻率時鐘的編程控制器。定時記數器、比較器和穩定振蕩時鐘的邏輯控制單元。所述用來控制不同頻率時鐘的編程控制器輸出的控制信號直接連接到振蕩時鐘發生器(0SC generator)O所述的振蕩時鐘信號是由振蕩時鐘發生器產生。所述的振蕩時鐘信號輸出到外面給晶片的不同部分用。所述的振蕩時鐘信號連接到定時記數器的時鐘輸入端，來調節定時記數器的記數多少。所述的定時記數器的記數連接到比較器跟標準的性能進行比較，產生反饋信號給穩定振蕩時鐘的邏輯控制單元，來自動決定振蕩時種的頻率是否符合要求，是不是要進行一次編程(trim)通過編程控制器。所述振蕩時鐘發生器(0SC generator)是由電壓控制的振蕩時鐘發生器(俗稱VC0)通過不同的電壓來控制振蕩時鐘的頻率。所述用來控制不同頻率時鐘的編程控制器是通過控制不同的電阻值來輸出不同的電壓或電流給振蕩時鐘發生器(0SC generator)來達到產生或控制不同的頻率的時鐘。所述的定時記數器是一個記數器，有多個觸發器(flipflop)組成。所述的定時記數器的時種控制信號連接到振蕩時鐘發生器產生的時鐘。所述的定時記數器只是為了調節振蕩時鐘的頻率用的。當在調節振蕩時鐘的頻率時,振蕩時鐘發生器產生的時鐘每上下振蕩一次，相對應的定時記數器的記數值就增加一。在調好振蕩時鐘的頻率後，所述的定時記數器處於關閉狀態。所述的比較器是一個數字比較器或是一個數字選擇器。來決定或選擇定時記數器的記數是不是符合要求。所述的穩定振蕩時鐘的邏輯控制單元是一些數字邏輯組成的。是用來產生控制信號來控制編程控制器，定時記數器，比較器和穩定振蕩時鐘的邏輯控制單元。所述的晶片內部產生的自動調節頻率的振蕩時鐘的設計方法是由外部給一個固定的時間或由晶片內部產生的t來啟動穩定振蕩時鐘的調節器。在這個固定的時間t中晶片內部產生的穩定振蕩時鐘發生器(OSC)時鐘有m次的來回振蕩。晶片內部產生的穩定振蕩時鐘發生器(OSC)時鐘的m次是通過一個所述的定時記數器記數來表現的。所述的穩定振蕩時鐘發生器(OSC)時鐘的頻率就是T=t/m;就是晶片內部產生的穩定振蕩時鐘發生器(OSC)產生的時鐘振蕩一次所需的時間，也就是所述的時鐘頻率T。本發明的優點所述一種晶片內部產生的穩定振蕩時鐘，至少包括振蕩時鐘發生器(OSC generator),用來控制不同頻率時鐘的編程控制器，定時記數器，比較器和穩定振蕩時鐘的邏輯控制單元。所述用來控制不同頻率時鐘的編程控制器輸出的控制信號直接連接到振蕩時鐘發生器(OSC generator)。所述的振蕩時鐘信號是由振蕩時鐘發生器產生。所述的振蕩時鐘信號輸出到外面給晶片的不同部分用。所述的振蕩時鐘信號連接到定時記數器的時鐘輸入端，來調節定時記數器的記數多少。所述的晶片內部產生的穩定振蕩時鐘的設計方法是在一定的時間t內，由振蕩時鐘信號輸到定時記數器的時鐘輸入端來顯示振蕩時鐘信號的振蕩次數m,就能算出振蕩時鐘信號的振蕩時鐘頻率T。這樣就可以跟時鐘頻率的要求來對比和反饋或去重調控制不同頻率時鐘的編程控制器的控制信號來達到生成穩定振蕩時鐘信號目的；能夠導致晶片工作更加穩定，錯誤率等降低，結構緊湊，安全可靠。
圖1為本發明的結構示意圖。圖2為本發明的具體實施時的信號圖。附圖標記說明200-—種晶片內部產生的穩定振蕩時鐘，201-用來控制不同頻率時鐘的編程控制器，202-振蕩時鐘發生器(OSC generator), 203-定時記數器，204-穩定振蕩時鐘的邏輯控制單元，205-記數值，206-振蕩時鐘信號，207-相對應的控制信號，208-編程控制信號，209-210-相對應的控制信號，211-比較器，300-外部給一個固定控制信號。
具體實施例方式下面結合具體附圖和實施例對本發明作進一步說明。圖1所示所述一種晶片內部產生的穩定振蕩時鐘200至少包括振蕩時鐘發生器(OSC generator) 202，用來控制不同頻率時鐘的編程控制器201、定時記數器203、比較器211和穩定振蕩時鐘的邏輯控制單元204。所述用來控制不同頻率時鐘的編程控制器201輸出的控制信號，編程控制信號208直接連接到振蕩時鐘發生器(OSC generatOr)202來控制相對應的振蕩時鐘發生器的頻率。所述的振蕩時鐘信號是由振蕩時鐘發生器產生。所述的振蕩時鐘信號輸出到外面給晶片的不同部分用。所述的振蕩時鐘信號206連接到定時記數器203的時鐘輸入端，來調節定時記數器的記數多少。所述的記數器的記數205輸入比較器211，由比較器211進行比較來決定是否需要進行再一次的編程在編程控制器201，或是不是振蕩時鐘發生器(OSC generator)的時鐘頻率是不是符合要求。所述振蕩時鐘發生器(OSC generator )202是由電壓控制的振蕩時鐘發生器(俗稱VC0)。通過不同的電壓來控制振蕩時鐘的頻率。所述用來控制不同頻率時鐘的編程控制器201是通過控制不同的電阻值來輸出不同的電壓或電流給振蕩時鐘發生器(OSC generator)來達到產生或控制不同的頻率的時鐘。所述的定時記數器203是一個記數器，有多個觸發器(flipflop)組成。所述的定時記數器203的時鐘控制信號206連接到振蕩時鐘發生器產生的時鐘206。所述的定時記數器203隻是為了調節振蕩時鐘202的頻率用的。當在調節振蕩時鐘202的頻率時，振蕩時鐘發生器202產生的時鐘的時鐘每上下振蕩一次，相對應的定時記數器的記數值就增加一。在調好振蕩時鐘202的頻率後，所述的定時記數器203處於關閉狀態。穩定振蕩時鐘的邏輯控制單元204，產生相對應的控制信號207，209和210來控制用來控制不同頻率時鐘的編程控制器201，至少包括振蕩時鐘發生器(OSC generator) 202和定時記數器203。用來控制不同頻率時鐘的編程控制器201接到穩定振蕩時鐘的邏輯控制單元204所發出的控制信號207 ;就會發出編程控制信號208給振蕩時鐘發生器(OSC generator)202來控制相對應的頻率的信號。當在不同的晶片時，產生的振蕩時鐘的頻率會不同的。為了測出振蕩時鐘所發出的振蕩時鐘的頻率大小。就把振蕩時鐘的時鐘信號接到一個定時記數器203的時鐘(elk)輸入端。振蕩時鐘發生器202產生的時鐘每上下振蕩一次，相對應的定時記數器203的記數值205就增加一。這樣在一定時間的時鐘信號206上下振蕩，就由定時記數器203記下相對應的值來。圖2所示外部給一個固定控制信號300，給一個固定的時間t來啟動穩定振蕩時鐘的調節器，也就是在控制信號300低的這段時間t。晶片內部產生的穩定振蕩時鐘發生器(OSC)時鐘信號206,是一直振蕩的信號圖。晶片內部產生的穩定振蕩時鐘發生器(OSC)時鐘信號206每上下振蕩一次，定時記數器203的記數值就增加一次；這樣一直增加到外部給一個固定控制信號300變高為止。定時記數器203的記數值通過輸到1/0來知道。所述的晶片內部產生的穩定振蕩時鐘的設計方法是由外部給一個固定的時間t來啟動穩定振湯時鐘的調節器。在這個固定的時間t中晶片內部廣生的穩定振湯時鐘發生器(OSC)時鐘有m次的來回振蕩。晶片內部產生的穩定振蕩時鐘發生器(OSC)時鐘的m次是通過一個所述的定時記數器記數來表現的。所述的穩定振蕩時鐘發生器(OSC)時鐘的頻率就是T=t/m;就是晶片內部產生的穩定振蕩時鐘發生器(OSC)產生的時鐘振蕩一次所需的時間，也就是所述的時鐘頻率T。這樣就通過對比這個時鐘頻率T和對比和反饋或去重調控制不同頻率時鐘的編程控制器的控制信號來達到生成穩定振蕩時鐘信號目的。本發明所述一種晶片內部產生的穩定振蕩時鐘200，至少包括振蕩時鐘發生器(OSC generator) 202，用來控制不同頻率時鐘的編程控制器201，定時記數器203，比較器211和穩定振蕩時鐘的邏輯控制單元204。所述用來控制不同頻率時鐘的編程控制器201輸出的控制信號208直接連接到振蕩時鐘發生器(OSC generator) 202。所述的振蕩時鐘信號206是由振蕩時鐘發生器202產生。所述的振蕩時鐘信號206輸出到外面給晶片的不同部分用。所述的振蕩時鐘信號206連接到定時記數器203的時鐘輸入端，來調節定時記數器203的記數多少。所述的記數器的記數輸入比較器211跟標準的要求來比較振蕩時鐘的頻率是不是符合要求，是不是需要通過編程控制器201來進行編程調節振蕩時鐘的頻率的快慢來達到要求。比較器211輸出結果信號給穩定振蕩時鐘的邏輯控制單元204來進行自動調節。所述的晶片內部產生的穩定振蕩時鐘的設計方法是在一定的時間t內，由振蕩時鐘信號輸到定時記數器的時鐘輸入端來顯示振蕩時鐘信號的振蕩次數m,就能算出振蕩時鐘信號的振蕩時鐘頻率T。這樣就可以跟時鐘頻率的要求來對比和反饋或去重調控制不同頻率時鐘的編程控制器的控制信號來達到生成穩定振蕩時鐘信號目的；能夠導致晶片工作更加穩定，錯誤率等降低，結構緊湊，安全可靠。
權利要求
1.一種晶片內部產生的穩定振蕩時鐘200，至少包括振蕩時鐘發生器(OSC generator) 202，用來控制不同頻率時鐘的編程控制器201，定時記數器203，比較器211 和穩定振蕩時鐘的邏輯控制單元204，所述用來控制不同頻率時鐘的編程控制器201輸出的控制信號208直接連接到振蕩時鐘發生器(OSC generator) 202，所述的振蕩時鐘信號 206是由振蕩時鐘發生器202產生，所述的振蕩時鐘信號206輸出到外面給晶片的不同部分用，所述的振蕩時鐘信號206連接到定時記數器203的時鐘輸入端，來調節定時記數器203 的記數多少，所述的記數器的記數輸入比較器211跟標準的要求來比較振蕩時鐘的頻率是不是符合要求，是不是需要通過編程控制器201來進行編程調節振蕩時鐘的頻率的快慢來達到要求，比較器211輸出結果信號給穩定振蕩時鐘的邏輯控制單元204來進行自動調節。
2.根據權利要求1所述的比較器211其特徵是一個數字比較器或是一個數字選擇器。
全文摘要
本發明所述一種晶片內部產生的穩定振蕩時鐘，至少包括振蕩時鐘發生器(OSC generator)，用來控制不同頻率時鐘的編程控制器，和定時記數器。所述用來控制不同頻率時鐘的編程控制器輸出的控制信號直接連接到振蕩時鐘發生器(OSC generator)。所述的振蕩時鐘信號是由振蕩時鐘發生器產生。所述的振蕩時鐘信號輸出到外面給晶片的不同部分用。所述的振蕩時鐘信號連接到定時記數器的時鐘輸入端，來調節定時記數器的記數多少。所述的定時記數器的記數連接到比較器跟標準的性能進行比較，產生反饋信號給穩定振蕩時鐘的邏輯控制單元，來自動決定振蕩時種的頻率。所述的晶片內部產生的穩定振蕩時鐘的設計方法能夠導致晶片工作更加穩定，錯誤率等降低，結構緊湊，安全可靠。
文檔編號H03B5/04GK103023432SQ20121047414
公開日2013年4月3日 申請日期2012年11月21日 優先權日2012年11月21日
發明者不公告發明人 申請人:無錫來燕微電子有限公司