基於氧化鎵的結勢壘肖特基二極體及其製備方法與流程

2023-05-26 23:01:11

本發明屬於半導體器件領域，尤其是涉及一種基於氧化鎵的結勢壘肖特基二極體及其製備方法。

背景技術：

電力電子器件發展至今已有60多年的歷史，新型功率器件以及相關半導體材料的研究，是推動技術不斷進步的原動力。隨著信息技術及電子電力系統的不斷發展，市場對寬禁帶半導體的需求越來越大，對於第一代半導體材料si，ge，第二代半導體材料gaas，inp，以及第三代半導體材料sic，gan的不斷普及與發展，在新能源、智能電網、電動汽車、高速列車、以及航空航天等領域都起到了關鍵作用。作為一種理想的功率半導體器件，要求其具有理想的靜態和動態特性：在阻斷狀態下，能承受高電壓；在導通狀態，具有高的電流密度和低的導通壓降；在開關狀態和轉換時，開關時間短，具有低的開關損耗，並具有全控功能。

目前應用最廣泛的半導體矽材料，具有很多優點，包括其單質/氧化物界面容易獲得，摻雜和擴散工藝較為成熟以及地球儲量大、原料成本較低等，但是由於矽本身的電子和空穴遷移速度的限制，其在大功率半導體器件的應用受到局限；而作為第三代半導體代表的氮化鎵材料，因其具有較寬的禁帶寬度，較高的熱導率，因此具有擊穿電壓高、工作承受的溫度高以及抗輻射能力強等優點，是比較理想的大功率半導體材料，然而其製備工藝複雜，製備成本較高，難以實現量產。

因此對於目前大功率半導體器件的研究來說，需解決如下技術問題：在強電壓、大電流的工作模式下，如何尋找到一種具有良好的開關頻率特性的材料，其製備工藝簡單、成本較低、可以與現有的半導體工藝接駁。

技術實現要素：

(一)要解決的技術問題

本發明提供了一種基於氧化鎵的結勢壘肖特基二極體及其製備方法，以至少部分解決以上所提出的技術問題。

(二)技術方案

根據本發明的一個方面，提供了一種基於氧化鎵的結勢壘肖特基二極體，包括：襯底100，由氧化鎵材料製備；上漂移層201，形成於襯底的上側，由氧化鎵材料製備；n型摻雜區211，經由上漂移層201的氧化鎵材料進行n型離子輕摻雜後獲得；p-n結勢壘210，形成於上漂移層201中，包含n型摻雜區211和p+離子摻雜區212，該p+離子摻雜區212是將p+離子注入所述n型摻雜區211而得到的；下漂移層202，形成於襯底的下側，由氧化鎵材料製備；n型摻雜區221，經由下漂移層202的氧化鎵材料進行n型離子重摻雜後獲得；肖特基接觸電極300，與上漂移層201上表面的一部分相接觸；氧化層500，形成於上漂移層201上表面，部分與肖特基接觸電極300的外側相切；以及金屬歐姆接觸電極400，與下漂移層202下表面接觸。

在本發明的一實施例中，襯底100的材料為n型離子重摻雜的氧化鎵材料，其摻雜濃度不小於1×1018/cm；n型摻雜區211的摻雜濃度介於1×1016/cm3～1×1017/cm3之間；p+離子摻雜區212的p+離子摻雜濃度介於1×1018/cm3～1×1020/cm3之間；n型摻雜區221的摻雜濃度不小於1×1018/cm3。

在本發明的一實施例中，肖特基接觸電極300包括：肖特基接觸金屬層301，與上漂移層201接觸；粘附層302，形成於肖特基接觸金屬層301之上；以及陽極金屬觸點層303，形成於粘附層302之上。

在本發明的一實施例中，肖特基接觸金屬層301選用pt；和/或粘附層302選用ti；和/或陽極金屬觸點層303選用au。

在本發明的一實施例中，金屬歐姆接觸電極400包括：歐姆接觸電極401，與下漂移層202接觸；以及背側金屬觸點層402，與歐姆接觸電極401接觸。

在本發明的一實施例中，歐姆接觸電極401選用ti；和/或背側金屬觸點層402選用au。

在本發明的一實施例中，上漂移層201和下漂移層202的厚度均介於5μm～10μm之間；氧化層500選用禁帶寬度大於氧化鎵的材料；其厚度介於200nm～400nm之間。

根據本發明的另一個方面，提供了一種基於氧化鎵的結勢壘肖特基二極體的製備方法，包括：在氧化鎵襯底100的上側外延生長氧化鎵薄膜，形成上漂移層201，下側外延生長氧化鎵薄膜，形成下漂移層202；生長過程中利用高溫擴散或調控氧空位的方式製作n型摻雜區211和n型摻雜區221；在上漂移層201中製作p-n結勢壘210；製作金屬歐姆接觸電極400；以及沉積氧化層500，製作肖特基接觸電極300。

在本發明的一實施例中，高溫擴散的摻雜工藝選用si或sn元素；在上漂移層201中製作p-n結勢壘210包括：對上漂移層201進行光刻處理，得到p+離子注入區域；在p+離子注入區域內進行p+離子注入，得到p+離子摻雜區212，注入完成後進行快速熱退火處理，p-n結勢壘製作完成；製作金屬歐姆接觸電極400包括：將上漂移層201放置於底部，保護好底部，在下漂移層202的上面依次生長歐姆接觸電極401和背側金屬觸點層402，進行快速退火處理，完成金屬歐姆接觸電極400的製備；沉積氧化層500，製作肖特基接觸電極300包括：在上漂移層200上方生長氧化層500，然後刻蝕出電極形狀，在所述電極形狀區域依次生長肖特基接觸金屬層301、粘附層302和陽極金屬觸點層303，完成肖特基接觸電極300的製備。

在本發明的一實施例中，注入完成後進行快速熱退火處理的工藝為：退火溫度為1000℃，退火時間為1min；依次生長歐姆接觸電極401和背側金屬觸點層402，進行快速退火處理的工藝為：退火溫度為470℃，退火時間為1min。

在本發明的一實施例中，在氧化鎵襯底100的上側外延生長氧化鎵薄膜與下側外延生長氧化鎵薄膜的方法選用mbe或者cvd；製作金屬歐姆接觸電極400；以及沉積氧化層500，製作肖特基接觸電極300的方法選用ald和pvd。

(三)有益效果

從上述技術方案可以看出，本發明提供的基於氧化鎵的結勢壘肖特基二極體及其製備方法，具有以下有益效果：通過在結勢壘肖特基二極體上採用氧化鎵材料，因其具有高達4.8ev的禁帶寬度與較大的擊穿場強，在強電壓、大電流的工作模式下，既保留了肖特基二極體高的開關頻率特性，又提高了二極體的擊穿場強，且可以在目前已經成熟的半導體工藝基礎上進行改進位備，成本較低，實現與現有半導體工藝的接駁。

附圖說明

圖1a和圖1b分別為根據本發明實施例基於氧化鎵的結勢壘肖特基二極體的垂直剖面結構與立體結構示意圖。

圖2為根據本發明實施例基於氧化鎵的結勢壘肖特基二極體去除頂電極後的俯視圖。

圖3為根據本發明實施例基於氧化鎵的結勢壘肖特基二極體的製備方法流程圖。

圖4為實施圖3所示基於氧化鎵的結勢壘肖特基二極體的製備方法流程各步驟對應的垂直剖面結構示意圖。

【符號說明】

100-襯底；

201-上漂移層；

210-p-n結勢壘；

211-n型摻雜區；212-p+離子摻雜區；

202-下漂移層；

221-n型摻雜區；

300-肖特基接觸電極；

301-肖特基接觸金屬層；302-粘附層；

303-陽極金屬觸點層；

400-金屬歐姆接觸電極；

401-歐姆接觸電極；402-背側金屬觸點層；

500-氧化層。

具體實施方式

肖特基二極體已經在市場上有了很廣泛的應用，由於其主要依賴多數載流子的傳導，沒有擴散電容，工作時擁有較低的有效開啟電壓，故具有較低的開態損失、很高的開關速度，也不會在截斷時出現真正的反向恢復，更不會在導通時出現正向電壓過衝；但是其過高的漏電流會給應用帶來不便。

結勢壘肖特基二極體是結合了肖特基結與p-n結的一種複合結構，主要是通過p-n結來屏蔽高電場，使整個器件既具有肖特基二極體的開關特性，又具有類似於pin二極體的截止狀態特性。結勢壘肖特基二極體的功率損失主要來源於截止過程中反向恢復電荷的擴散，相較現有的si肖特基二極體來說，具有大於其幾倍以上的功率密度，並且耐壓性也獲得大幅度提升。

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明作進一步詳細說明。

本發明提出的基於氧化鎵的結勢壘肖特基二極體及其製備方法，通過在結勢壘肖特基二極體上採用氧化鎵材料，因其具有高達4.8ev的禁帶寬度與較大的擊穿場強，在強電壓、大電流的工作模式下，既保留了肖特基二極體高的開關頻率特性，又提高了二極體的擊穿場強，且可以在目前已經成熟的半導體工藝基礎上進行改進位備，成本較低，實現與現有半導體工藝的接駁。

本發明的一個示意性實施例提供了一種基於氧化鎵的結勢壘肖特基二極體。圖1a和圖1b分別為根據本發明實施例基於氧化鎵的結勢壘肖特基二極體的垂直剖面結構與立體結構示意圖。圖2為根據本發明實施例基於氧化鎵的結勢壘肖特基二極體去除頂電極後的俯視圖。

如圖1a、圖1b和圖2所示，基於氧化鎵的結勢壘肖特基二極體包括：

襯底100；

形成於襯底上方的上漂移層201和形成於襯底下方的下漂移層202；上漂移層201中包含若干個由n型摻雜區211和p+離子摻雜區212形成的p-n結勢壘210；下漂移層202包含n型摻雜區221；

肖特基接觸電極300，與上漂移層201上表面的一部分相接觸；

氧化層500，形成於上漂移層201上表面，部分與肖特基接觸電極300的外側相切；以及

金屬歐姆接觸電極400，與下漂移層202下表面相接觸；

其中，肖特基接觸電極300包括：肖特基接觸金屬層301，與上漂移層201接觸；粘附層302，形成於肖特基接觸金屬層301之上；以及陽極金屬觸點層303，形成於粘附層302之上；

金屬歐姆接觸電極400包括：歐姆接觸電極401，與下漂移層202接觸；以及背側金屬觸點層402，與歐姆接觸電極401接觸。

下面對本實施例基於氧化鎵的結勢壘肖特基二極體的各組成部分進行詳細介紹。

本實施例中，襯底100選用經過n型離子重摻雜的單晶氧化鎵材料，其摻雜濃度不小於1×1018/cm3；

本實施例中上漂移層201與下漂移層202選用氧化鎵材料製備，通過cvd的方法分別外延生長於襯底100的上下側，形成氧化鎵薄膜；

本實施例中上漂移層201和下漂移層202的厚度均介於5μm～10μm之間，上漂移層201的氧化鎵薄膜進行n型離子輕摻雜後獲得的n型摻雜區211，其摻雜濃度約為1×1016/cm3～1×1017/cm3；下漂移層202的氧化鎵薄膜進行n型離子重摻雜後獲得的n型摻雜區221，其摻雜濃度不小於1×1018/cm3；

本實施例中若干個由n型摻雜區211和p+離子摻雜區212形成的p-n結勢壘210位於上漂移層201內，其中p+離子摻雜區212是將p+離子注入經過n型離子輕摻雜後獲得的n型摻雜區211而得到的；p+離子摻雜區212的形狀如圖2所示，呈現環形和若干圓圈組合的圖案，其中若干圓圈形成正六邊形，本實施例中p+離子摻雜的濃度介於1×1018/cm3～1×1020/cm3之間；

氧化層500選用禁帶寬度大於氧化鎵的材料，即上述氧化層500的禁帶寬度大於4.8ev，其厚度介於200nm～400nm之間，本實施例中氧化層厚度為300nm，其作用為一方面增強器件的耐壓性，另一方面在製備過程中該氧化物為沉積肖特基接觸電極刻蝕圖形做準備；

歐姆接觸電極401選用功函數小於4ev的金屬，本實施例選用ti作為歐姆接觸電極；

本實施例中au作為背側金屬觸點層；

本實施例選用pt作為肖特基接觸金屬層301，ti作為粘附層302，防止擴散，au作為陽極金屬觸點層303。

需要注意的是，本實施例中上述p+離子摻雜區212的形狀是光刻形成的圖案，可以在實際操作中換成其他光刻圖案，只要滿足p+離子摻雜，不影響p-n結勢壘210的形成即可；

特別說明的是，上述「輕摻雜」與「重摻雜」均代表半導體的摻雜程度，實現摻雜的方式有：高溫擴散與離子注入，可以發生於材料的生長過程中，也可以發生於材料生長過程完成之後，一般高溫擴散實現的摻雜發生於材料的生長過程中；而離子注入發生於材料生長過程完成後，通常工藝較為複雜；對於氧化鎵材料的高溫擴散方式的摻雜工藝來說，p型擴散選用mg或cu等元素；n型擴散選用si或sn元素；也可以通過調控氧空位的方式實現n型摻雜。

圖3為根據本發明實施例基於氧化鎵的結勢壘肖特基二極體的製備方法流程圖。圖4為實施圖3所示基於氧化鎵的結勢壘肖特基二極體的製備方法流程各步驟對應的垂直剖面結構圖。

參照圖3與圖4，基於氧化鎵的結勢壘肖特基二極體的製備方法，包括：

步驟s302：在氧化鎵襯底100的上側外延生長氧化鎵薄膜，形成上漂移層201，下側外延生長氧化鎵薄膜，形成下漂移層202；生長過程中利用高溫擴散或調控氧空位的方式製作n型摻雜區211和n型摻雜區221；

在氧化鎵襯底100的上、下側外延生長氧化鎵薄膜，形成上漂移層201，和下漂移層202，如圖4(a)所示；生長過程中利用高溫擴散或調控氧空位的方式製作n型摻雜區211和n型摻雜區221，如圖4(b)所示；

其中，氧化鎵襯底100選用n型離子重摻雜的單晶氧化鎵襯底，其摻雜濃度不小於1×1018/cm3；

上漂移層201和下漂移層202的厚度介於5μm～10μm之間；

n型摻雜區211經由上漂移層201的氧化鎵材料進行n型離子輕摻雜後獲得，是在外延生長氧化鎵薄膜的過程中通過n型擴散形成的，n型擴散的元素選用si或sn元素，其摻雜濃度介於1×1016/cm3～1×1017/cm3之間；

n型摻雜區221經由下漂移層202的氧化鎵材料進行n型離子重摻雜後獲得；在外延生長氧化鎵薄膜的過程中通過n型擴散形成，n型擴散的元素選用si或sn元素，其摻雜濃度不小於1×1018/cm3；

外延生長的方法選用cvd或者mbe，本實施例選用cvd；

步驟s304：在上漂移層201中製作p-n結勢壘210；

根據上述，包括如下子步驟：

子步驟s304a：對上漂移層201進行光刻處理，得到p+離子注入區域，示意圖參照圖4(c)；

子步驟s304b：在p+離子注入區域內進行p+離子注入，得到p+離子摻雜區212，注入完成後進行快速熱退火處理，p-n結勢壘210製作完成，如圖4(d)所示；

其中，上述p+離子摻雜區212與n型摻雜區211形成p-n結勢壘210：

本實施例中p+離子摻雜的濃度介於1×1018/cm3～1×1020/cm3之間；

本實施例中快速熱退火處理的工藝如下：退火溫度為：1000℃，退火時間為：1min；進行快速熱退火的目的是降低離子注入後產生的缺陷；根據實際離子注入的狀態，上述快速熱退火的工藝可以進行靈活調整，並不局限於本實施例的工藝參數；

步驟s306：製作金屬歐姆接觸電極400；

將上漂移層201放置於底部，保護好底部，在下漂移層202的上面依次生長歐姆接觸電極401和背側金屬觸點層402，在製作完成後進行快速退火處理，結果如圖4(e)所示；

本實施例選用pvd的生長方式；

歐姆接觸電極401選用功函數小於4ev的金屬；

本實施例選用ti作為歐姆接觸電極401，au作為背側金屬觸點層402，退火工藝如下：退火溫度為470℃，退火時間為1min，通過調控退火溫度和時間，在氧化鎵/歐姆接觸金屬界面之間調控雜質濃度和氧空位，從而可以更好的實現歐姆接觸，有利於保證器件的整體性能；

步驟s308：沉積氧化層500，製作肖特基接觸電極300；

在上漂移層200上方生長氧化層500，然後刻蝕出電極形狀，在電極形狀區域依次生長肖特基接觸金屬層301、粘附層302和陽極金屬觸點層303，完成肖特基接觸電極300的製備，結果如圖4(f)所示；

本實施例中經過刻蝕工藝形成的電極形狀為圓形，刻蝕後氧化物除去中間電極的圓形的剩餘部分會保留在上漂移層201的上方，參照圖1a、圖1b和圖2所示；

生長氧化層500的目的是通過刻蝕在氧化層上形成電極形狀，為製作肖特基接觸電極做準備，同時其具有增強器件耐壓性的作用；

氧化層500厚度介於200nm～400nm之間，本實施例中選用300nm，選用禁帶寬度大於氧化鎵的材料，採用ald的方式進行生長；

本實施例選用pt作為肖特基接觸金屬層301，ti作為粘附層302，防止擴散，au作為陽極金屬觸點層303，生長方式採用pvd；

至此，完成上述實施例基於氧化鎵的結勢壘肖特基二極體的製備。

在實際應用中，在本發明實施例的基礎上還可以在器件的上端沉積一層氧化物，作為防鈍化介質，可以選用ald的方式進行沉積。

需要說明的是：上述製備方法是工藝較為簡單的一種實施例，上述基於氧化鎵的結勢壘肖特基二極體的製備步驟中輕摻雜的n型摻雜區211和重摻雜的n型摻雜區221的製備還可以通過離子注入的方式，在外延生長氧化鎵薄膜完成之後再以n型離子注入的方式進行摻雜，基於此種方式會引入較多的缺陷，還需要增加額外的退火工藝，只作為本發明基於氧化鎵的結勢壘肖特基二極體的一種可供選擇的技術方案，不作為最優實施方案，這裡不作詳細描述。

上述基於氧化鎵的結勢壘肖特基二極體具有較大的擊穿場強，在強電壓、大電流的工作模式下，既保留了肖特基二極體高的開關頻率特性，又提高了二極體的擊穿場強，其製備工藝基於現有的半導體工藝，成本較低，且經過探索工藝後，器件性能穩定，比起現有的大功率半導體器件的生產工藝來說更為簡單，有利於產品的實用化。

綜上所述，本實施例提供的基於氧化鎵的結勢壘肖特基二極體及其製備方法，通過在結勢壘肖特基二極體上採用氧化鎵材料，因其具有高達4.8ev的禁帶寬度與較大的擊穿場強，在強電壓、大電流的工作模式下，既保留了肖特基二極體高的開關頻率特性，又提高了二極體的擊穿場強，且可以在目前已經成熟的半導體工藝基礎上進行改進位備，成本較低，實現與現有半導體工藝的接駁。

還需要說明的是，本文可提供包含特定值的參數的示範，但這些參數無需確切等於相應的值，而是可在可接受的誤差容限或設計約束內近似於相應值。實施例中提到的方向用語，例如「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向，並非用來限制本發明的保護範圍。此外，除非特別描述或必須依序發生的步驟，上述步驟的順序並無限制於以上所列，且可根據所需設計而變化或重新安排。並且上述實施例可基於設計及可靠度的考慮，彼此混合搭配使用或與其他實施例混合搭配使用，即不同實施例中的技術特徵可以自由組合形成更多的實施例。

當然，根據實際需要，本發明提供的基於氧化鎵的結勢壘肖特基二極體及其製備方法還包含其他的常用製備方法和步驟，由於同發明的創新之處無關，此處不再贅述。

應該注意的是上述實施例對本發明進行說明而不是對本發明進行限制，並且本領域技術人員在不脫離所附權利要求的範圍的情況下可設計出替換實施例。在權利要求中，不應將位於括號之間的任何參考符號構造成對權利要求的限制。

以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。