數位電視綜合解碼器ts流asi接口的製作方法

2023-06-18 14:19:56

專利名稱：數位電視綜合解碼器ts流asi接口的製作方法
技術領域：
本實用新型涉及一種專用接口，特別是涉及一種數位電視綜合解碼器TS流ASI接口。
背景技術：
目前，數位電視接收裝置無標準的ASI接口(異步串行接口)TS流輸出，由於主晶片解復用、解碼功能和嵌入式作業系統處理能力的局限，對TS流中的多節目同時只能實現一個數字節目的解復用、解碼，個人用戶也只能接收、觀看一個數位電視節目，而集體用戶的小前端系統用戶或對這單一的節目模擬音視頻信號，再進行模擬鄰頻調製送到個人用戶，實現轉播，或對這單一的節目模擬音視頻信號，再進行MPEG2編碼後，送入復用器、調製器實現數位電視轉播。
實用新型內容本實用新型的目的在於提供一種可將各種數字高頻頭輸出的8比特非標準的TS流數據、控制信息轉換到滿足DVB標準的TS流ASI格式信號的數位電視綜合解碼器TS流ASI接口。
本實用新型數位電視綜合解碼器TS流ASI接口的電路包括，TS碼流轉換器電路、ASI控制器電路、並串轉換器電路、高速數字串行信號驅動器電路及ASI碼流輸出口電路，其連接關係是，來自數字高頻頭的TS流信號輸入至TS碼流轉換器電路，TS`碼流轉換器電路輸出接ASI控制器電路輸入，ASI控制器電路輸出接並串轉換器電路輸入，並串轉換器電路輸出接高速數字串行信號驅動器電路輸入，其輸出接ASI碼流輸出口電路輸入。其中，TS碼流轉換器電路由TS碼流轉換器U4構成；ASI控制器電路由DVB-ASI控制器U2及其外圍元件構成；並串轉換器電路由並串轉換器U3及其外圍元件構成；高速數字串行信號驅動器電路由雙補償高速數字串行信號驅動器U1及其外圍元件構成；ASI碼流輸出口電路由連接器J1及其外圍元件構成；電源濾波電路由連接器J2電感L1、濾波電容C6∽C9構成。
本實用新型數位電視綜合解碼器TS流ASI接口的工作過程是，將來自數字高頻頭的碼流信息S00-S07、BULK、DVALID、P-START和27M時鐘信號，經過TS碼流轉換器輸入到ASI控制器U2，實現8B/10B變換後輸入到並/串轉換器U3，得到串行的TS數據流，再經過高速數字串行信號驅動器U1，實現串行數據的緩衝放大及與75Q電纜的阻抗匹配，輸出給J1(CONZXI)，便得到ASI碼流的輸出。
本實用新型數位電視綜合解碼器TS流ASI接口的優點在於採用一體化設計，緊湊、布局合理、功耗低、實用性強，帶來幾乎無損的轉換特別是外部接口簡單，使用方便，特別適合與各種數位電視前端系統的集成直接連接。


1本實用新型電路方框圖2本實用新型電路連接圖具體實施方式
本實用新型數位電視綜合解碼器TS流ASI接口的電路包括，TS碼流轉換器電路、ASI控制器電路、並串轉換器電路、高速數字串行信號驅動器電路及ASI碼流輸出口電路，其連接關係是，來自數字高頻頭的TS流信號輸入至TS碼流轉換器電路，TS｀碼流轉換器電路輸出接ASI控制器電路輸入，ASI控制器電路輸出接並串轉換器電路輸入，並串轉換器電路輸出接高速數字串行信號驅動器電路輸入，其輸出接ASI碼流輸出口電路輸入。其中，TS碼流轉換器電路由TS碼流轉換器U4(COM16)構成；ASI控制器電路由DVBASI控制器U2(CY7C9235)、電阻R4、電容C1、C2構成；並串轉換器電路由並串轉換器U3(CY7B9234)、電阻R3、R5及電容C4構成；高速數字串行信號驅動器電路由雙補償高速數字串行信號驅動器U1(CLC007)1、電阻R2、R6、R7、R8、R9及電容C3、C5構成；ASI碼流輸出口電路由連接器J1-(CONZX1)及電阻R1構成；電源濾波電路由連接器J2(CONZX2)電感L1、濾波電容C6∽C10構成。其連接關係是，U2的輸入腳18、19、20、21、24、25、26、27接U4的數據位輸出腳3、5、7、9、11、13、14、12，U2的輸出腳6、5、4、3、2、43、42、41、40、39接U3的輸入腳10、11、12、13、14、15、16、17、18、19，使能腳9、15、31、37接模擬地，U2的輸出使能(OE)腳10接R4的一端，R4另一端接+5V電源，U2的寫時鐘腳35接U4的時鐘腳6，U2的並行數據能使(ENA)腳36接U4的數據有效腳2，U2的並行數據輸出使能腳38接U3的使能腳23，接地腳1、11、12、13、24、32、34接模擬地，電源輸入腳22、44接+5V電源，U3的輸出腳26、27接U1的輸入腳6、7和R6、、R7、R8、R9一端，R7另一端接C5的一端、R2一端、R6另一端，C5、R2的另一端接模擬地，R8、R9另一端接+5V電源，U3的輸出腳1、2、3、28接+5V電源，U3的自檢使能(BISTEN)腳5接R5一端，R5另一端接+5V電源，U3的編碼模式選擇(MODE)腳7接模擬地，U3的時鐘腳21接27MHz的系統時鐘，U3使能腳24接R3一端，R3另一端接+5V電源，U3的光纖發射關(FOTON)腳25接模擬地，接地口腳6、20接模擬地，電源輸入腳4、9、22接+5V電源；U1的輸出腳1接C3一端，C3另一端接R1一端，R1另一端接J1的T1腳，J1的T2腳接模擬地，接地口腳5接模擬地，電源輸入腳8接+5V電源；J2的T1腳接C6、C9、L1的一端，J2的T2端、C6和C9另一端接模擬地，L1另一端、C7、C8、C1C2、C4的另一端接模擬地。最後，J1(CONZXI)輸出標準的TS流ASI接口信息。
權利要求1.一種數位電視綜合解碼器TS流ASI接口，其特徵在於電路包括TS碼流轉換器電路、ASI控制器電路、並串轉換器電路、高速數字串行信號驅動器電路及ASI碼流輸出口電路，其連接關係是，來自數字高頻頭的TS流信號輸入至TS碼流轉換器電路，TS`碼流轉換器電路輸出接ASI控制器電路輸入，ASI控制器電路輸出接並串轉換器電路輸入，並串轉換器電路輸出接高速數字串行信號驅動器電路輸入，其輸出接ASI碼流輸出口電路輸入。
2如權利要求1所述的數位電視綜合解碼器TS流ASI接口，其特徵在於TS碼流轉換器電路由TS碼流轉換器U4構成；ASI控制器電路由DVB-ASI控制器U2其外圍元件構成；並串轉換器電路由並串轉換器U3及其外圍元件構成；高速數字串行信號驅動器電路由雙補償高速數字串行信號驅動器U1及其外圍元件構成；ASI碼流輸出口電路由連接器J1及其外圍元件構成；電源濾波電路由連接器J2、電感L1、濾波電容C6∽C9構成。
專利摘要本實用新型提供一種數位電視綜合解碼器TS流ASI接口,電路包括TS碼流轉換器電路、ASI控制器電路、串並轉換器電路、高速數字串行信號驅動器電路及ASI碼流輸出口電路,其連接關係是,來自數字高頻頭的TS流信號輸入至TS碼流轉換器電路,其輸出接ASI控制器電路輸入,其輸出接串並轉換器電路輸入,其輸出接高速數字串行信號驅動器電路輸入,其輸出接ASI碼流輸出口電路輸入。用於與各種數位電視接收、檢測、工程設備的直接連接。
文檔編號H04N5/00GK2488240SQ0120673
公開日2002年4月24日 申請日期2001年7月5日 優先權日2001年7月5日
發明者姜久富, 餘銘, 李麗, 齊樂儀, 李兆宏, 盧強, 鄧方竹, 吳向群 申請人:成都前鋒數字視聽設備有限責任公司