多種類矽化物掩膜層的形成方法
2023-07-04 11:35:56
多種類矽化物掩膜層的形成方法
【專利摘要】本發明涉及半導體製造領域，具體涉及一種多種類矽化物掩膜層的形成方法，包括以下步驟：提供一半導體襯底，於柵極結構和半導體襯底暴露的上表面生長第一矽化物掩膜層；藉助第一掩膜版並採用第一刻蝕工藝去除部分所述第一掩膜層，形成第一掩膜層剩餘結構；生長一第二掩膜層同時覆蓋第一掩膜層剩餘結構和柵極表面及襯底暴露的上表面；藉助第二掩膜版採用第二刻蝕工藝刻蝕去除部分第二掩膜層及第一掩膜層剩餘結構。採用本發明提供的製備方法可在半導體需要生長純氧化矽掩膜層區域形成純氧化矽掩膜層，提高了生產工藝。
【專利說明】多種類矽化物掩膜層的形成方法
【技術領域】
[0001]本發明涉及半導體製造領域，具體涉及一種多種類矽化物掩膜層的形成方法。
【背景技術】
[0002]隨著半導體技術的不斷發展，對器件性能的要求越來越高，在某些半導體的製造工藝中，需要在半導體器件表面形成矽化物掩膜層以保留寫入的電子，進而提供器件性能。
[0003]矽化物掩膜層主要是用做矽化物自對準生長，而如果用純氧化矽作為矽化物掩膜層，對掩膜層的刻蝕工藝提出較高要求，甚至難於達成，而採用氧化矽/氮化矽的組合，可以大大降低刻蝕工藝的難度。不過一些特殊器件工藝，如一次可編程(OTP)器件，會藉助矽化物掩膜層來保留住寫入的電子，而氮化矽不利於寫入電子的保留，容易造成電子喪失，不得已必須藉助氧化矽來作為其矽化物掩膜層，現有的工藝都是以單一厚度和結構的矽化物掩膜層為主，且為了兼顧某些特殊應用(如0TP)而被迫將整個晶片內部的矽化物掩膜層調整到一致。這種方法雖然簡化了工藝流程，但缺乏靈活性，增加了工藝難度，犧牲了工藝窗口，特別對SRAM良率有影響。
[0004]中國專利(申請號:201110266445.0)公開了一種製備具有多厚度矽化物掩模層的半導體器件的方法，具體包括以下步驟:在半導體器件上確定需藉助矽化物掩模層來保留住寫入的離子的兩個區域，並根據所需留住注入離子的時間確定所述兩個區域的不同厚度要求；在半導體器件上形成第一層矽化物掩模層、第二層矽化物掩模層；通過蝕刻去除部分區域的第二層矽化物掩模層，使得剩下的第一層矽化物掩模層以及第一層矽化物掩模層和第二層矽化物掩模層的組合滿足所述兩個區域的不同厚度要求。
[0005]但是該發明僅僅是提供一種製備不同厚度的矽化物掩模層的方法，第二層矽化物掩模層覆蓋於第一層矽化物掩模層的上方，而掩膜層厚度的增加同時也會帶來一些不利影響，在實際應用中具有一定限制，因此本領域技術人員致力研究一種可製備多種類矽化物掩膜層共存的方法，以不斷提升器件性能。
【發明內容】
[0006]本發明根據現有技術的不足提供了一種種類矽化物掩膜層並存工藝，通過生長兩次掩膜層並進行三步刻蝕工藝，最終在需要生長的純氧化矽化物掩膜層區域形成純氧化矽的掩膜層，而在不需要生長的矽化物掩膜層的區域則將其去除，使得不同種類的矽化物掩膜層得以在半導體器件上共存，大大降低刻蝕工藝的難度，同時有利於對寫入電子的保留，進而提聞器件性能。
[0007]本發明採用的技術方案為:
[0008]一種矽化物掩膜層的形成方法，應用於矽化物自對準生長工藝中，其中，包括以下步驟:
[0009]提供一具有襯底的半導體結構，所述半導體結構上包括第一區域和第二區域；
[0010]沉積第一掩膜層覆蓋所述半導體襯底的上表面後，採用第一刻蝕工藝去除位於所述第一區域中的第一掩膜層；
[0011]沉積第二掩膜層覆蓋所述半導體結構上表面及剩餘第一掩膜層的上表面後，採用第二刻蝕工藝去除位於所述第二區域中第二掩膜層及部分第一掩膜層，以形成多種類矽化物掩膜層；
[0012]其中，所述第二掩膜層的材質為氧化矽。
[0013]上述的一種娃化物掩膜層的形成方法，其中，所述第一掩膜層材質為氧化娃及氮化矽。
[0014]上述的一種矽化物掩膜層的形成方法，其中，所述第一刻蝕工藝為幹法刻蝕工藝。
[0015]上述的一種矽化物掩膜層的形成方法，其中，採用第一掩膜板進行幹法刻蝕去除位於所述第一區域中的第一掩膜層。
[0016]上述的一種矽化物掩膜層的形成方法，其中，所述第二刻蝕工藝包括溼法刻蝕工藝和幹法刻蝕工藝。
[0017]上述的一種矽化物掩膜層的形成方法，其中，藉助第二掩膜版採用幹法刻蝕工藝去除第二區域的第二掩膜層後，再藉助所述第二掩膜板使用溼法刻蝕去除該區域的部分第一掩膜層剩餘結構。
[0018]上述的一種矽化物掩膜層的形成方法，其中，所述第一區域為需要形成有氧化矽掩膜層的區域，所述第二區域為半導體結構除第一區域以外的區域。
[0019]上述的一種矽化物掩膜層的形成方法，其中，所述第二掩膜層的厚度為
200人?800A。
[0020]由於本發明採用了以上技術方案，通過兩次生長不同種類的掩膜層，並藉助不同的掩膜板進行不同的刻蝕工藝，最終在半導體結構上形成不同種類的氮化物掩膜層，有利於對寫入電子的保留進而提高了器件性能。
【專利附圖】
【附圖說明】
[0021]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特徵、夕卜形和優點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。並未刻意按照比例繪製附圖，重點在於示出本發明的主旨。
[0022]圖1為本發明提供的半導體結構的示意圖；
[0023]圖2為本發明生長第一掩膜層後的結構示意圖；
[0024]圖3為本發明採用第一刻蝕工藝後的結構示意圖；
[0025]圖4為本發明生長第二掩膜層後的結構示意圖；
[0026]圖5-6為本發明採用第二刻蝕工藝後的結構示意圖。
【具體實施方式】
[0027]下面結合附圖對本發明的【具體實施方式】作進一步的說明:
[0028]圖1-6為本發明一種多種類矽化物掩膜層的形成方法的流程圖，具體包括以下步驟:
[0029]步驟S1、提供一半導體結構，該半導體結構包括一襯底1，該襯底I上形成有一阱區2，阱區上表面形成有多個柵極結構，柵極結構的側牆覆蓋有一側壁氧化層，柵極結構的側壁氧化層下表面位於阱區內形成有離子摻雜區，同時，相鄰柵極結構氧化層之間的阱區形成有與側壁氧化層下表面不同的離子摻雜區，如圖1所示結構。
[0030]步驟S2、於半導體結構的上表面生長第一掩膜層3,優選的,該第一掩膜層3為氧化矽和氮化矽組成的矽化物掩膜層，如圖2所示結構。
[0031]步驟S3、藉助第一掩膜版，採用幹法刻蝕工藝去除需要生長的純氧化矽化物掩膜層區域Al (即第一區域Al)的第一掩膜層3，由於藉助了第一掩膜板進行幹法刻蝕，可保證在刻蝕工藝中，只去除第一區域Al的第一掩膜層，而在半導體結構Al區域以外的A2區域則形成第一掩膜層剩餘結構3'，如圖3所示結構。
[0032]步驟S4、於半導體結構上表面生長第二掩膜層4，優選的，該第二掩膜層生長厚度為200?800A，以滿足工藝需求；同時該第二掩膜層4覆蓋住Al區域及第一掩膜層剩餘結構3'的表面，如圖4所示結構。
[0033]步驟S5、藉助第二掩膜版，採用溼法刻蝕工藝去除A2區域的第二掩膜層4;由於藉助了第二掩膜板進行溼法刻蝕，在刻蝕過程中可保證只刻蝕去除A2區域的第二掩膜層4，避免對第一區域Al的掩膜層造成損傷，同時由於在第二區域A2形成有第一掩膜層剩餘結構3'，在溼法刻蝕時也能夠很好保護第一掩膜層剩餘結構4'下表面的半導體結構，避免刻蝕對其而造成損傷，該步驟完成後於Al區域形成第二掩膜層剩餘結構4'，如圖5所示結構。
[0034]步驟S6、再次藉助第二掩膜板，採用幹法刻蝕去除A2區域的部分第一掩膜層剩餘結構3'，並根據工藝要求保留A2區域需要形成有矽化物掩膜層的位置處的第一掩膜層剩餘結構3'(圖中未標出)，並最終於Al區域形成純氧化矽化物構成的掩膜層4'，同時於A2區域形成有部分氧化矽和氮化矽組成的掩膜層所覆蓋的區域(圖中未標出)，如圖6所示結構，使得不同種類的矽化物掩膜層得以在半導體器件上共存，有利於對寫入電子的保留進而提聞器件性能。
[0035]綜上所述，由於本發明採用了以上技術方案，通過兩次生長不同的掩膜層並採用三次刻蝕工藝，最終在需要生長的純氧化矽化物掩膜層區域形成純氧化矽的掩膜層，而在不需要生長的矽化物掩膜層的區域則將其去除，使得不同種類的矽化物掩膜層得以在半導體器件上共存，大大降低刻蝕工藝的難度，同時有利於對寫入電子的保留，進而提高器件性倉泛。
[0036]以上對本發明的較佳實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這並不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
【權利要求】
1.一種矽化物掩膜層的形成方法，應用於矽化物自對準生長工藝中，其特徵在於，包括以下步驟: 提供一具有襯底的半導體結構，所述半導體結構上包括第一區域和第二區域； 沉積第一掩膜層覆蓋所述襯底的上表面後，採用第一刻蝕工藝去除位於所述第一區域中的第一掩膜層； 沉積第二掩膜層覆蓋所述半導體結構上表面及剩餘第一掩膜層的上表面後，採用第二刻蝕工藝去除位於所述第二區域中第二掩膜層及部分第一掩膜層，以形成多種類矽化物掩膜層； 其中，所述第二掩膜層的材質為氧化矽。
2.根據權利要求1所述的一種娃化物掩膜層的形成方法，其特徵在於，所述第一掩膜層材質為氧化矽及氮化矽。
3.根據權利要求1所述的一種娃化物掩膜層的形成方法，其特徵在於，所述第一刻蝕工藝為幹法刻蝕工藝。
4.根據權利要求3所述的一種矽化物掩膜層的形成方法，其特徵在於，採用第一掩膜板進行幹法刻蝕去除位於所述第一區域中的第一掩膜層。
5.根據權利要求1所述的一種矽化物掩膜層的形成方法，其特徵在於，所述第二刻蝕工藝包括溼法刻蝕工藝和幹法刻蝕工藝。
6.根據權利要求5所述的一種娃化物掩膜層的形成方法,其特徵在於,藉助第二掩膜版採用幹法刻蝕工藝去除第二區域的第二掩膜層後，再藉助所述第二掩膜板使用溼法刻蝕去除該區域的部分第一掩膜層剩餘結構。
7.根據權利要求1所述的一種矽化物掩膜層的形成方法，其特徵在於，所述第一區域為需要形成有氧化矽掩膜層的區域，所述第二區域為半導體結構除第一區域以外的區域。
8.根據權利要求1所述的一種矽化物掩膜層的形成方法，其特徵在於，所述第二掩膜層的厚度為200A?800A。
【文檔編號】H01L21/318GK103681308SQ201310505099
【公開日】2014年3月26日 申請日期:2013年10月23日 優先權日:2013年10月23日
【發明者】周維 申請人:上海華力微電子有限公司