液晶顯示裝置及其驅動方法

2023-12-11 11:30:52

專利名稱：液晶顯示裝置及其驅動方法
液晶顯示裝置及其驅動方法技術區域本發明涉及具備單片化的柵極驅動器的液晶顯示裝置及其驅動方法。
背景技術：
一般情況下，有源矩陣式的液晶顯示裝置具備液晶面板，該液晶面板由夾持液晶層的2塊基板構成，在該2塊基板中的I塊基板中，多個柵極總線(掃描信號線)和多個源極總線(視頻信號線)呈格狀配置，設置有分別與這些多個柵極總線和多個源極總線的交叉點對應且配置為矩陣狀的多個像素形成部。各像素形成部包含作為開關元件的薄膜電晶體(TFT)和用於保持像素值的像素電容等，該薄膜電晶體的柵極端子與通過對應的交差點的柵極總線連接，並且源極端子與通過該交差點的源極總線連接。另外，在上述2塊基板中的另一塊基板上，設置有共用地設置於上述多個像素形成部的作為相對電極的共用電極。 有源矩陣式的液晶顯示裝置中，還設置有驅動上述多個柵極總線的柵極驅動器(掃描信號線驅動電路)和驅動上述多個源極總線的源極驅動器(視頻信號線驅動電路)。雖然顯示像素值的視頻信號通過源極總線傳達，但各源極總線不能夠同時傳達顯示多行像素值的視頻信號。因此，視頻信號的往上述的配置為矩陣狀的像素形成部內的像素電容的輸入只能逐行依次進行。因此，為了使多個柵極總線能夠在每個規定的期間依次得到選擇，柵極驅動器通過由多段組成的移位寄存器構成。在這種液晶顯示裝置中，即使用戶斷開電源，顯示也不會立刻清除，會留下類似殘影的圖像。這是由於裝置內的電源被斷開時，像素電容中保持的電荷的放電路徑被斷開，像素形成部內儲蓄著殘留電荷。另外，如果在像素形成部內儲蓄著殘留電荷的狀態下接通裝置的電源，則會基於殘留電荷的雜質的偏移而導致發生閃爍等，出現顯示品質的下降。因此，作為抑制因斷開電源而產生的殘留電荷的蓄積的技術，提出有以下的技術。 日本專利特開2004-45785號公報中，公開了電源斷開時，通過使全部的柵極總線為選擇狀態(為接通狀態)，使全部的像素形成部內的殘留電荷放電的液晶顯示裝置的發明。國際公開2007/07768號公報中，公開了斷開電源時令柵極斷開電位(在需要使像素形成部內的開關元件處於斷開狀態時，提供該開關元件的柵極端子的信號的電位)快速地達到接地電位的液晶顯示裝置的發明。日本專利特開2007-11346號公報中，公開了通過在斷開電源時令柵極斷開電位高於接地電位，縮短殘留電荷的放電時間的液晶顯示裝置的發明。先行技術文獻專利文獻專利文獻I :日本專利特開2004-45785號公報專利文獻2 :國際公開2007/007768號公報專利文獻3 :日本專利特開2007-11346號公報

發明內容
發明要解決的課題
5
近年來，在採用著a-SiTFT液晶面板(薄膜電晶體的半導體層中使用了非晶矽的液晶面板)的液晶顯示裝置中，柵極驅動器的單片化得到發展。雖然現有技術中，柵極驅動器常常作為IC(Integrated Circuit :集成電路)晶片被裝載在構成液晶面板的基板的周邊部，但是近年來，在基板上直接形成柵極驅動器的情況逐漸增多。這種柵極驅動器被稱為 「單片柵極驅動器」等，具備單片柵極驅動器的面板被稱為「柵極驅動器集成面板」。但是，在柵極驅動器集成面板中，作為抑制因斷開電源而產生的殘留電荷的蓄積的技術，無法採用上述技術。關於這方面，下面會有說明。關於日本專利特開2004-45785號公報公開的技術，作為IC晶片的柵極驅動器 (以下，稱為「柵極驅動器IC」)800，其結構一般如圖21所示。該柵極驅動器IC800包括 構成邏輯部的低耐壓類電路部810 ;和包含對從邏輯部輸出的信號的電位電平進行轉換的電平移位電路822的高耐壓類電路部820。低耐壓類電路部810中，包含有移位寄存器812 和OR電路816。對OR電路816的輸入端子提供來自移位寄存器812的各段814的輸出信號、和用於控制是否使全部的柵極總線為選擇狀態的信號ALL-ΟΝ。來自OR電路816的輸出信號，通過電平移位電路822實施電位的轉換。然後，通過電平移位電路822轉換電位後的信號作為掃描信號提供至柵極總線。在這樣的結構中，通過在電源被斷開時，使上述信號 ALL-ON的邏輯電平為高電平，使全部的柵極總線成為選擇狀態，令全部的像素形成部內的殘留電荷放電。但是，在單片柵極驅動器中，對薄膜電晶體的柵極端子施加直流偏壓時，該薄膜電晶體的閾值電壓偏移。因此，為了防止對薄膜電晶體的柵極端子施加直流偏壓，單片柵極驅動器使用置位復位型觸發器電路構成。具體而言，單片柵極驅動器內的移位寄存器的一段， 為如圖22所示的結構。在這種結構中，如果來自前段的輸出信號OUTn-I (後面稱為置位信號S)從低電平變化為高電平，則netA(薄膜電晶體TI的柵極端子，薄膜電晶體TB的源極端子，與薄膜電晶體TL的漏極端子相互連接的區域)的電位上升。然後，如果時鐘信號CK從低電平變化為高電平，則由於電容器CAP的自舉效果，導致netA的電位進一步上升。由此， 對薄膜電晶體TI的柵極端子施加大的電壓。結果，根據時鐘信號CK的高電平的電位，輸出信號OUTn(後述為狀態信號Q)的電位能夠提高至令柵極總線成為選擇狀態的電位。這裡， 其前提是圖22所示的電路成為使用時鐘信號CK和電容器CAP的自舉電路，輸出信號OUTn 的電位在大半的期間維持在低電平。因此，圖22所示電路中，沒有設置用於生成柵極接通電位(在需要使像素形成部內的開關元件處於接通狀態時，提供至該開關元件的柵極端子的信號的電位)的電源。即，在單片柵極驅動器中，不存在使全部的柵極總線處於選擇狀態的單元(構成要素)。因此，在柵極驅動器集成面板中，無法採用日本專利特開2004-45785 號公報公開的技術。另外，使移位寄存器以2相的時鐘信號動作，並且，使輸出信號OUTn的電位隨時低至柵極斷開電位(引向柵極斷開電位側)時，移位寄存器的一段的結構如圖8 所示。另外，國際公開2007/007768號公報中公開的技術中，由於a_SiTFT液晶面板中的薄膜電晶體的閾值電壓大，即使使柵極斷開電位為接地電位，像素形成部內的殘留電荷也不會充分放電。另外，日本專利特開2007-11346號公報公開的技術中，柵極驅動器IC中，因以下原因，無法使柵極斷開電位高於接地電位。圖23是用於說明柵極驅動器IC的內部電路的電位關係的圖。此外，圖23所示的電位的具體值為一個示例。為了能通過圖23充分理解，低耐壓類(邏輯類)電路部在接地電位GND與電源電位VCC之間動作，高耐壓類電路部在柵極斷開電位VGL與柵極接通電位VGH之間動作。通常，由於柵極斷開電位VGL會變為比電源電位VCC或接地電位GND低的電位，所以PN寄生元件中只產生逆耐壓。因此，通常在PN 寄生元件中電流不流動。但是，如果使柵極斷開電位VGL為比電源電位VCC高的電位(如 5V)，則PN寄生元件產生正向電壓，電流得以流動。結果，產生柵極驅動器IC的異常動作。但是，在柵極驅動器IC中，掃描信號的輸出部成為CMOS結構。S卩，柵極驅動器IC 按下述方式構成，即根據提供COMS的柵極的電壓，柵極接通電位VGH或柵極斷開電位VGL 的其中一方從輸出部輸出。因此，採用著柵極驅動器IC的液晶顯示裝置中，能夠將掃描信號維持在低電平。對此，在單片柵極驅動器中，移位寄存器的一段成為圖8、圖22所示的電路結構。這裡，薄膜電晶體TN只在I垂直掃描期間中的特定期間(I行的柵極總線成為選擇狀態時的期間)，成為接通狀態。另外，因為時鐘信號在高電平和低電平間反覆交替，所以薄膜電晶體TM、TD不會持續地維持在接通狀態。即，柵極總線的電位不會固定在低電平。 如上所述，單片柵極驅動器中，雖然能夠使柵極斷開電位VGL為比接地電位GND高的電位， 但是僅是如此，像素形成部內的殘留電荷並不會放電。因此，本發明的目的是提供一種液晶顯示裝置該液晶顯示裝置能夠抑制接通電源時的顯示品質下降，能夠快速地除去斷開電源時像素形成部內的殘留電荷，並具備單片柵極驅動器。用於解決課題的手段本發明的第一方面是一種液晶顯示裝置，其特徵在於，包括多個視頻信號線，其用於分別傳送表示要顯示的圖像的多個視頻信號；與上述多個視頻信號線交叉的多個掃描信號線；多個像素形成部，其和上述多個視頻信號線與上述多個掃描信號線的交叉點分別對應地配置為矩陣狀，並包含第一開關元件和與上述第一開關元件的第二導通端子連接的像素電極，其中，上述第一開關元件的控制端子與通過對應的交叉點的掃描信號線連接，上述第一開關元件的第一導通端子與通過該交叉點的視頻信號線連接；在與形成有上述多個掃描信號線的基板相同的基板上形成的掃描信號線驅動電路，該掃描信號線驅動電路基於周期性地重複第一電位與第二電位的時鐘信號依次輸出脈衝，並包含移位寄存器，該移位寄存器包括以與上述多個掃描信號線I對I地對應的方式設置的多個雙穩態電路，上述掃描信號線驅動電路基於從該移位寄存器輸出的脈衝有選擇地驅動上述多個掃描信號線；電源狀態檢測部，其對從外部提供的電源的接通/斷開狀態進行檢測；基準電位生成部，其生成上述多個雙穩態電路的基準電位；和基準電位配線，其用於向上述多個雙穩態電路傳送在上述基準電位生成部生成的基準電位，其中，各雙穩態電路包含電位電平維持部，該電位電平維持部用於將對應的掃描信號線和上述基準電位配線電連接，使得在該掃描信號線為非選擇狀態的期間中該掃描信號線的電位電平維持在上述基準電位的電平，當通過上述電源狀態檢測部檢測出上述電源的斷開狀態時，
包含於各雙穩態電路的上述電位電平維持部，將與該各雙穩態電路對應的掃描信號線和上述基準電位配線電連接，上述基準電位生成部將上述基準電位的電平提高至上述第一開關元件成為導通狀態的電平。本發明的第二方面，在本發明第一方面的基礎上還具有以下特徵上述液晶顯示裝置還包括生成上述時鐘信號的時鐘信號生成部，包含於各雙穩態電路的上述電位電平維持部包含第二開關元件，該第二開關元件具有與上述基準電位配線連接的第一導通端子；與和該各雙穩態電路對應的掃描信號線連接的第二導通端子；和被提供上述時鐘信號的控制端子，當通過上述電源狀態檢測部檢測出上述電源的斷開狀態時，上述時鐘信號生成部使上述時鐘信號為上述第一電位或上述第二電位，使得包含於各雙穩態電路的上述第二開關元件成為導通狀態。本發明的第三方面，在本發明第二方面的基礎上還具有以下特徵包含於各雙穩態電路的上述電位電平維持部包含多個上述第二開關元件，上述時鐘信號生成部生成多個上述時鐘信號，該多個上述時鐘信號被分別提供至包含於各上述電位維持部的多個上述第二開關元件的控制端子，當通過上述電源狀態檢測部檢測出上述電源的斷開狀態時，上述時鐘信號生成部使多個上述時鐘信號分別為上述第一電位或上述第二電位，使得包含於各電位電平維持部的多個上述第二開關元件成為導通狀態。本發明的第四方面，在本發明第一方面的基礎上還具有以下特徵上述基準電位生成部包含電平移位電路，該電平移位電路通過轉換規定的輸入信號的電位電平來向上述基準電位配線提供規定的高電平電位或規定的低電平電位，當通過上述電源狀態檢測部未檢測出上述電源的斷開狀態時，上述電平移位電路將上述低電平電位作為上述基準電位提供至上述基準電位配線，當通過上述電源狀態檢測部檢測出上述電源的斷開狀態時，上述電平移位電路將上述高電平電位作為上述基準電位提供至上述基準電位配線。本發明的第五方面提供一種液晶顯示裝置的驅動方法，其特徵在於上述液晶顯示裝置包括多個視頻信號線，其用於分別傳送表示要顯示的圖像的多個視頻信號；與上述多個視頻信號線交叉的多個掃描信號線；多個像素形成部，其和上述多個視頻信號線與上述多個掃描信號線的交叉點分別對應地配置為矩陣狀，並包含第一開關元件和與上述第一開關元件的第二導通端子連接的像素電極，其中，上述第一開關元件的控制端子與通過對應的交叉點的掃描信號線連接，上述第一開關元件的第一導通端子與通過該交叉點的視頻信號線連接；和在與形成有上述多個掃描信號線的基板相同的基板上形成的掃描信號線驅動電路，該掃描信號線驅動電路基於周期性地重複第一電位與第二電位的時鐘信號依次輸出脈衝，並包含移位寄存器，該移位寄存器包括以與上述多個掃描信號線I對I地對應的方式設置的多個雙穩態電路，上述掃描信號線驅動電路基於從該移位寄存器輸出的脈衝有選擇地驅動上述多個掃描信號線，
上述驅動方法包含對從外部提供的電源的接通/斷開狀態進行檢測的電源狀態檢測步驟；和生成上述多個雙穩態電路的基準電位的基準電位生成步驟，上述液晶顯示裝置還包括基準電位配線，該基準電位配線用於向上述多個雙穩態電路傳送在上述基準電位生成步驟中生成的基準電位，當在上述電源狀態檢測步驟中檢測出上述電源的斷開狀態時，與各雙穩態電路對應的掃描信號線和上述基準電位配線電連接，在上述基準電位生成步驟中，上述基準電位的電平提高至上述第一開關元件成為導通狀態的電平。本發明的第六方面，在本發明的第五方面的基礎上具有以下特徵上述驅動方法還包含生成上述時鐘信號的時鐘信號生成步驟，各雙穩態電路包含第二開關元件，該第二開關元件具有與上述基準電位配線連接的第一導通端子；與和該各雙穩態電路對應的掃描信號線連接的第二導通端子；和被提供上述時鐘信號的控制端子，當在上述電源狀態檢測步驟中檢測出上述電源的斷開狀態時，在上述時鐘信號生成步驟中使上述時鐘信號為上述第一電位或上述第二電位，使得包含於各雙穩態電路的上述第二開關元件成為導通狀態。本發明的第七方面，在本發明的第六方面的基礎上具有以下特徵各雙穩態電路包含多個上述第二開關元件，在上述時鐘信號生成步驟中生成多個上述時鐘信號，該多個上述時鐘信號被分別提供至包含於各雙穩態電路的多個上述第二開關元件的控制端子，當在上述電源狀態檢測步驟中檢測出上述電源的斷開狀態時，在上述時鐘信號生成步驟中使多個上述時鐘信號分別為上述第一電位或上述第二電位，使得包含於各雙穩態電路的多個上述第二開關元件成為導通狀態。本發明的第八方面，在本發明的第五方面的基礎上具有以下特徵還包含電平轉換步驟，在該電平轉換步驟中，為了對上述基準電位配線施加規定的高電平電位或規定的低電平電位，對規定的輸入信號的電位電平進行轉換，在上述電平轉換步驟中，當上述電源狀態檢測步驟未檢測出上述電源的斷開狀態時，上述輸入信號的電位電平被轉換為上述低電平電位，如果上述電源狀態檢測步驟檢測出上述電源的斷開狀態，則上述輸入信號的電位電平被轉換為上述高電平電位。發明的效果根據本發明的第一方面，在掃描信號線驅動電路內的構成移位寄存器的雙穩態電路中設置有電位電平維持部，該電位電平維持部，在與該雙穩態電路對應的掃描信號線要成為非選擇狀態的期間，使該掃描信號線的電位電平維持為基準電位的電平。然後，當檢測出電源的斷開狀態時，掃描信號線與(傳送基準電位的)基準電位配線通過電位電平維持部電連接。此外，在檢測出電源的斷開狀態時，基準電位的電平能夠被提高至各像素形成部中設置的開關元件成為導通狀態時的電平。由此，各掃描信號線成為選擇狀態，設置於各像素形成部的開關元件成為導通狀態。因此，在電源斷開時，各像素形成部內的殘留電荷能夠 快速地放電。結果，能夠抑制在再次接通電源時因像素形成部內的殘留電荷而產生的顯示 品質下降。根據本發明的第二方面，當檢測出電源的斷開狀態時，作為用於使各掃描信號線 成為選擇狀態的結構要素，使用電位電平維持部，為了將掃描信號線的電位維持在基準電 位的電平，該電位電平維持部通過在現有技術中設計的開關元件實現。因此，能夠比較容易 地實現具有與本發明的第一方面相同的效果的液晶顯示裝置。根據本發明的第三方面，在具備具有基於多個時鐘信號進行動作的移位寄存器的 掃描信號線驅動電路的液晶顯示裝置中，在電源被斷開時各像素形成部內的殘留電荷能快 速放電，能夠抑制在再次接通電源時的顯示品質的降低。根據本發明的第四方面，來自電平移位電路的輸出信號的電位，作為基準電位，經 由基準電位配線提供至構成移位寄存器的雙穩態電路。因此，能夠容易地改變向雙穩態電 路提供的基準電位的電平，在掃描信號線與基準電位配線通過電位電平維持部電連接時， 能夠通過提高基準電位的電平使掃描信號線成為選擇狀態。另外，在採用單片柵極驅動器 (在與形成有掃描信號線的基板相同的基板上形成的掃描信號線驅動電路)的液晶顯示裝 置中，在現有的面板的外部設置電平移位電路。因此，即使是將來自電平移位電路的輸出信 號用於基準電位的結構，也沒有必要增加電路部件等，能夠低成本地實現在斷開電源時可 快速地除去像素形成部內的殘留電荷的液晶顯示裝置。


圖1是用於說明本發明的第一實施方式涉及的有源矩陣式的液晶顯示裝置中電 源斷開時的動作的信號波形圖。圖2是表示上述第一實施方式中液晶顯示裝置的整體結構的框圖。圖3是表示上述第一實施方式中像素形成部的結構的電路圖。圖4是表示上述第一實施方式中基準電位切換電路的結構的圖。圖5是用於說明上述第一實施方式中柵極驅動器的結構的框圖。圖6是表示上述第一實施方式中柵極驅動器內的移位寄存器的結構的框圖。圖7是用於說明上述第一實施方式中的柵極驅動器的動作的信號波形圖。圖8是表示上述第一實施方式中，移位寄存器中包含的雙穩態電路的結構的電路 圖。圖9是用於說明上述第一實施方式中，雙穩態電路的動作的信號波形圖。圖10是表示本發明第二實施方式的液晶顯示裝置的整體結構的框圖。圖11是表示用於說明上述第二實施方式的效果的圖。圖12是用於說明上述第二實施方式的效果的圖。圖13是用於說明上述第二實施方式的變形例的圖。圖14是表示基於4相的時鐘信號動作的移位寄存器的一個結構例的框圖。圖15是表不基於4相的時鐘信號動作的移位寄存器中包含的雙穩態電路的結構 的電路圖。圖16是4相的時鐘信號波形圖。
圖17是用於說明基於4相的時鐘信號動作的移位寄存器中包含的雙穩態電路的動作的信號波形圖。圖18是用於說明在顯示部的兩側具備柵極驅動器的液晶顯示器的框圖。圖19是用於說明其源極驅動器由I個IC晶片構成的液晶顯示裝置的框圖。圖20是用於說明具備一個晶片驅動器的液晶顯示裝置的框圖。圖21是表示柵極驅動器IC的一般構成的框圖。圖22是表示單片柵極驅動器內的移位寄存器的一段的結構的圖。圖23是用於說明柵極驅動器IC的內部電路中的電位關係的圖。
具體實施例方式下面，參照附圖，說明本發明的實施方式。〈I.第一實施方式>〈I. I整體結構和動作>圖2是表示本發明的第一實施方式涉及的有源矩陣式的液晶顯示裝置的整體結構的框圖。如圖2所示,該液晶顯示裝置包括液晶面板20、PCB(印刷電路基板)10和連接液晶面板20與PCB 10的TAB(Tape Automated Bonding :卷帶自動結合)30。在液晶面板20上，形成有用於顯示圖像的顯示部22。顯示部22中包含多個(j 條)源極總線(視頻信號線)SLl SLj ;多個(i條)柵極總線(掃描信號線)GLl GLi ； 和分別與這些源極總線SLl SLj和柵極總線GLl GLi的交叉點對應地設置的多個(i X j 個)像素形成部。圖3是表示像素形成部的結構的電路圖。如圖3所示，各像素形成部中包含薄膜電晶體(TFT) 220，其柵極端子(控制端子)與通過對應的交叉點的柵極總線GL 連接且其源極端子(第一導通端子)與通過該交叉點的源極總線SL連接；與該薄膜電晶體 220的漏極端子(第二導通端子)連接的像素電極221 ;上述多個像素形成部中共用地設置的共用電極222和輔助電容電極223 ;由像素電極221和共用電極222形成的液晶電容 224 ;和由像素電極221和輔助電容電極223形成的輔助電容225。另外，由液晶電容224和輔助電容225形成像素電容CP。然後，各薄膜電晶體220的柵極端子，從柵極總線GL接收到有效的掃描信號時，該薄膜電晶體220的源極端子根據從源極總線SL接收的視頻信號， 在像素電容CP保持顯示像素值的電壓。在液晶面板20中，如圖2所示，形成有驅動柵極總線GLl GLi用的柵極驅動器 24。即，柵極驅動器24單板地形成在構成液晶面板20的玻璃基板上。用於驅動源極總線 SLl SLj的源極驅動器32以IC晶片的狀態搭載於TAB30。在PCBlO形成有定時控制器
11、電平移位電路13、電源電路15、電源斷開檢測部17和基準電位切換電路19。此外，在以下的說明中，將成為柵極驅動器24所包含的移位寄存器動作時的基準的電位(但是在本實施方式中，該電位是可變的)稱為「基準電位」。從外部向該液晶顯示裝置提供水平同步信號HS、垂直同步信號VS、數據啟用信號 DE等的定時信號；圖像信號DAT ;和電源電壓PW。電源電壓PW被施加到定時控制器11、電源電路15和電源斷開檢測部17。並且，在本實施方式中，電源電壓PW為3. 3V。電源電路15，基於電源電壓PW，生成使柵極總線成為選擇狀態用的柵極接通電位 VGH和使柵極總線成為非選擇狀態用的柵極斷開電位VGL。將柵極接通電位VGH和柵極斷開電位VGL提供至電平移位電路13和基準電位轉換電路19。電源斷開檢測部17輸出表示電源電壓PW的供給狀態(電源的接通/斷開狀態)的電源狀態信號SHUT。電源狀態信號 SHUT被提供至定時控制器11和基準電位切換電路19。基準電位切換電路19構成為使用電晶體等實現圖4所示的切換開關。即，基準電位切換電路19根據電源狀態信號SHUT的電壓的大小，將柵極接通電位VGH和柵極斷開電位VGL中的任意一個作為基準電位H_SIG_ VSS輸出。具體來說，如果電源狀態信號SHUT為低電平，則柵極斷開電位VGL作為基準電位 H_SIG_VSS輸出，如果電源狀態信號SHUT為高電平，則柵極接通電位VGH作為基準電位H_ SIG_VSS輸出。基準電位H_SIG_VSS，通過基準電位配線傳送，而提供至柵極驅動器24。定時控制器11，接收水平同步信號HS、垂直同步信號VS、數據啟用信號DE等的定時信號；圖像信號DAT ;電源電壓PW ;和電源狀態信號SHUT，生成數字視頻信號DV、源極啟動脈衝信號SSP、源極時鐘信號SCK、柵極啟動脈衝信號L_GSP、第一柵極時鐘信號L_CK1 和第二柵極時鐘信號L_CK2。數字視頻信號DV、源極啟動脈衝信號SSP和源極時鐘信號SCK 提供至源極驅動器32，柵極啟動脈衝信號L_GSP、第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_CK2提供至電平移位電路13。另外，在柵極啟動脈衝信號L_GSP、第一柵極時鐘信號 L_CK1和第二柵極時鐘信號L_CK2中，高電平側的電位為電源電壓(3. 3V)PW，低電平側的電位為接地電位(OV) GND。電平移位電路13，使用從電源電路15提供的柵極接通電位VGH和柵極斷開電位 VGL，進行從定時控制器11輸出的柵極啟動脈衝信號L_GSP、第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_CK2的電位電平的轉換。將經電平移位電路13進行的電位電平的轉換後的柵極啟動脈衝信號H_GSP、第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_CK2提供至柵極驅動器24。此外，電平移位電路13進行電位電平的轉換時，如果第一柵極時鐘信號 L.CK1為低電平，則使第一柵極時鐘信號H_CK1的電位變成柵極斷開電位VGL，如果第一柵極時鐘信號L_CK1為高電平，則使第一柵極時鐘信號H_CK1的電位變成柵極接通電位VGH。 第二柵極時鐘信號L_CK2和柵極啟動脈衝信號L_GSP也能夠進行同樣的轉換。源極驅動器32接收從定時控制器11輸出的數字視頻信號DV、源極啟動脈衝信號 SSP和源極時鐘信號SCK，對各源極總線SLl SLj施加驅動用的視頻信號。柵極驅動器24，基於從電平移位電路13輸出的柵極啟動脈衝信號H_GSP、第一柵極時鐘信號H_CK1、第二柵極時鐘信號H_CK2和從基準電位切換電路19輸出的基準電位H_ SIG_VSS,以I垂直掃描期間為周期，反覆對各柵極總線GLl GLi施加有效的掃描信號。此外，後面將詳細說明該柵極驅動器24。如上所述，通過對各源極總線SLl SLj施加驅動用的視頻信號，對各柵極總線 GLl GLi施加掃描信號，基於從外部傳送來的圖像信號DAT的圖像，顯示在顯示部22中。另外，在本實施方式中，通過電源斷開檢測部17實現電源狀態檢查部，通過基準電位切換電路19實現基準電位生成部，通過定時控制器11和電平移位電路13實現時鐘信號生成部。〈I. 2柵極驅動器的結構和動作>其次，說明本實施方式中的柵極驅動器24的結構和動作。如圖5所示，柵極驅動器24包括具有多段的移位寄存器240。在顯示部22中，形成有i行X j行的像素矩陣，按照與這些像素矩陣的各行I對I對應的方式設置有移位寄存器240的各段。此外，移位寄存器240的各段,在各時刻,成為2個狀態中的任意一個狀態,成為輸出顯不該狀態的信號 (以下，稱為「狀態信號」)的雙穩態電路。另外，從移位寄存器240的各段輸出的狀態信號， 作為掃描信號提供至對應的柵極總線。圖6是表示柵極驅動器24內的移位寄存器240的結構的框圖。另外，在圖6中，表示有移位寄存器240的第(η-I)段、第η段和第(η+1)段的雙穩態電路SRn_l、SRn和SRn+1 的結構。各雙穩態電路中，設置有用於接收基準電位VSS、第一時鐘CKa、第二時鐘CKb、置位信號S和復位信號R的輸入端子；和用於輸出狀態信號Q的輸出端子。在本實施方式中，從基準電位切換電路19輸出的基準電位H_SIG_VSS作為基準電位VSS被來提供，從電平移位電路13輸出的一方的第一柵極時鐘信號H_CK I和第二時鐘信號H_CK2作為第一時鐘CKa被提供，另一方的第一柵極時鐘信號H_CK1和第二時鐘信號H_CK2作為第二時鐘CKb被提供。 另外，從前段輸出的狀態信號Q作為置位信號S被提供，從下一段輸出的狀態信號Q作為復位信號R被提供。即，當著眼於第η段時，向第(η-I)行的柵極總線提供的掃描信號OUTn-I 作為置位信號S被提供，向第(η+1)行的柵極總線提供的掃描信號OUTn+1作為復位信號R 被提供。在如上所述的結構中，當對移位寄存器240的第一段提供作為置位信號S的柵極啟動脈衝信號H_GSP的脈衝時，根據使佔空比的值處於50%左右的第一柵極時鐘信號H_ CKl和第二柵極時鐘信號H_CK2 (參照圖7)，柵極啟動脈衝信號H_GSP中包含的脈衝(該脈衝包含於從各段輸出的狀態信號Q中)從第一段依次傳送至第i段。然後，根據該脈衝的傳送，從各段輸出的狀態信號Q依次成為高電平。然後，這些從各段輸出的狀態信號Q，作為掃描信號OUTl OUTi提供至各柵極總線GLl GLi。由此，如圖7所示，在各規定期間依次成為高電平的掃描信號OUTl OUTi被提供至顯示部22內的柵極總線GLl GLi。〈I. 3雙穩態電路的結構和動作>圖8是表示包含於移位寄存器240的雙穩態電路的結構(移位寄存器240的第η 段的結構)的電路圖。如圖8所示，該雙穩態電路SRn具備7個薄膜電晶體TI、TB、TL、TN、 TE、TM和TD、電容器CAP和AND電路242。此外，在圖8中，對用於接收第一時鐘CKa的輸入端子附加編號41，對用於接收第二時鐘CKb的輸入端子附加編號42，對用於接收置位信號S的輸入端子附加編號43，對用於接收復位信號R的輸入端子附加編號44，對用於輸出狀態信號Q的輸出端子附加編號45。薄膜電晶體TB的源極端子、薄膜電晶體TL的漏極端子、薄膜電晶體TI的柵極端子、薄膜電晶體TE的源極端子與電容器CAP的一端彼此相互連接。並且，為了便於說明，將這些相互連接在一起的區域(配線)稱為「netA」。關於薄膜電晶體TI，其柵極端子連接於netA，漏極端子連接於輸入端子41，源極端子連接於輸出端子45。關於薄膜電晶體TB，其柵極端子和漏極端子連接於輸入端子 43 (即為二級管連接)，源極端子連接於netA。關於薄膜電晶體TL，其柵極端子連接於輸入端子44，漏極端子連接於netA，源極端子連接於基準電位配線。關於薄膜電晶體TN，其柵極端子連接於輸入端子44，漏極端子連接於輸出端子45，源極端子連接於基準電位配線。關於薄膜電晶體TE，其柵極端子連接於輸入端子41，漏極端子連接於輸出端子45，源極端子連接於netA。關於薄膜電晶體TM，其柵極端子連接於AND電路242的輸出端子，漏極端子連接於輸出端子45，源極端子連接於基準電位配線。關於薄膜電晶體TD，其柵極端子連接於輸入端子42，漏極端子連接於輸出端子45，源極端子連接於基準電位配線。關於電容器 CAP，其一端連接於netA，另一端連接於輸出端子45。AND電路242構成為向薄膜電晶體TM 的柵極端子提供表示狀態信號Q的邏輯反轉信號的邏輯值與第一時鐘CKa的邏輯值的邏輯積。其次，說明各構成要素的雙穩態電路的功能。薄膜電晶體TI，在netA的電位成為高電平時，向輸出端子45提供第一時鐘CKa的電位。薄膜電晶體TB，在置位信號S成為高電平時，使netA的電位為高電平。薄膜電晶體TL，在復位信號R成為高電平時，使netA的電位為低電平。薄膜電晶體TN，在復位信號R成為高電平時，使狀態信號Q (輸出端子45) 的電位為低電平。薄膜電晶體TE，在處於接通狀態時，使netA的電位和狀態信號Q的電位相等。電容器CAP作為用於得到自舉效果的電容而發揮功能，該自舉效果即隨著狀態信號 Q的電位的上升而提高netA的電位。AND電路242，向薄膜電晶體TM的柵極端子提供表示狀態信號Q的邏輯反轉信號的邏輯值與第一時鐘CKa的邏輯值的邏輯積的信號。即，在狀態信號Q為低電平時，向薄膜電晶體TM的柵極端子提供第一時鐘CKa。薄膜電晶體TM，在來自AND電路242的輸出信號為高電平時，使狀態信號Q的電位為低電平。薄膜電晶體TD，在第二時鐘CKb成為高電平時，使狀態信號Q的電位為低電平。這些AND電路242、薄膜電晶體TM和薄膜電晶體TD的設置目的在於在與該雙穩態電路SRn連接的柵極總線要處於非選擇狀態的期間中，使狀態信號Q的電位電平降低至隨時基準電位(在電源電壓PW正常供給的期間，基準電位的電平成為柵極斷開電位的電平)的電平。換而言之，設置AND電路242、薄膜電晶體TM和薄膜電晶體TD，使得即使狀態信號Q的電位電平在極短的時間內稍高於基準電位的電平，當著眼於較長的時間時狀態信號Q的電位也維持在基準電位的電平。由此，在本實施方式中，通過AND電路242、薄膜電晶體TM和薄膜電晶體TD實現了電位電平維持部241。然後，參照圖9，說明從外部正常供給電源電壓PW時的雙穩態電路SRn的動作。在該液晶顯示裝置動作的期間中，向雙穩態電路SRn提供使佔空比的值為50%左右的第一時鐘CKa和第二時鐘CKb。另外，在第一時鐘CKa和第二時鐘CKb中，高電平側的電位成為柵極接通電位VGH，低電平側的電位成為柵極斷開電位VGL。此外，在以下的說明中，雖然以基準電位VSS與柵極斷開電位VGL為相同電位為前提，但基準電位VSS與柵極斷開電位VGL 也可以是不同的電位(例如基準電位VSS為-7V，柵極斷開電位為-10V)。當到達時刻tl置位信號S從低電平變至高電平時，如圖8所示，薄膜電晶體TB成為二極體連接，從而變成接通狀態。由此，電容器CAP得到充電，netA的電位由低電平變為高電平。由此，薄膜電晶體TI變成接通狀態。這裡，在tl t3的期間中，第一時鐘CKa成為低電平。因此，在此期間中，狀態信號Q維持在低電平。此外，在此期間中，復位信號R成為低電平，因此薄膜電晶體TL維持在斷開狀態。因此，在此期間中，不會出現netA的電位下降。在時刻t2，置位信號S從高電平變至低電平後，到達時刻t3時，第一時鐘CKa從低電平變為高電平。此時，因為薄膜電晶體TI變為接通狀態，所以在輸入端子41的電位上升的同時，輸出端子45的電位也上升。在這裡,如圖8所不,在netA與輸出端子45之間設置有電容器CAP,因此輸出端子45的電位上升的同時,netA的電位也上升(netA被引導)。 netA的電位在理想狀態下，能上升到柵極接通電位VGH的兩倍電位。其結果，對薄膜電晶體
14TI的柵極端子施加大的電壓，輸出端子45的電位上升至第一時鐘CKa的高電平的電位即柵極接通電位VGH。由此，與該雙穩態電路SRn的輸出端子45連接的柵極總線成為選擇狀態。另外，在t3 t4的期間中，因為復位信號R為低電平，所以薄膜電晶體TN維持在斷開狀態，因為第二時鐘CKb為低電平，所以薄膜電晶體TD維持在斷開狀態。此外，在此期間中， 因為狀態信號Q為高電平，所以來自AND電路242的輸出信號成為低電平，薄膜電晶體TM 成為斷開狀態。因此，在此期間中，不會存在狀態信號Q的電位下降的情況。而且，在t3 t4的期間中，雖然第一時鐘CKa為高電平，但因netA的電位成為柵極接通電位VGH的大約兩倍的電位，狀態信號Q的電位成為柵極接通電位VGH，因此薄膜電晶體TE為斷開狀態。此外，在此期間中，復位信號R成為低電平，因此薄膜電晶體TL維持在斷開狀態。因此，在此期間中，不會存在netA的電位下降的情況。當到達時刻t4時，第一時鐘CKa從高電平變化為低電平。由此，輸入端子41的電位下降的同時，輸出端子45的電位即狀態信號Q的電位下降。因此，netA的電位也經由電容器CAP而下降。當到達時刻t5時，復位信號R從低電平向高電平變化。由此，薄膜電晶體TL和薄膜電晶體TN成為接通狀態。其結果，netA的電位和狀態信號Q的電位成為低電平。通過利用移位寄存器240內的各雙穩態電路進行如上所述的動作，向顯示部22內的柵極總線GLl GLi提供在每個規定期間依次成為高電平的掃描信號OUTl OUTi。另外，在本實施方式中，第一時鐘CKa與第二時鐘CKb如圖9所在每一個規定期間內交替成為高電平。因此，薄膜電晶體TD與薄膜電晶體TM在每一規定期間交替成為接通狀態。由此，各柵極總線在每個規定期間(但是，應為選擇狀態的期間除外)與基準電位配線電連接，在要為非選擇狀態期間，狀態信號Q維持在低電平。〈I. 4電源斷開時的動作>以下，參照圖I、圖2和圖8，說明從外部供給的電源電壓PW被斷開時的液晶顯示裝置的動作。在圖I中表示電源電壓PW、電源狀態信號SHUT、柵極接通電位VGH、柵極斷開電位VGL、第一柵極時鐘信號H_CK1、第二柵極時鐘信號H_CK2和基準電位H_SIG_VSS的波形。此外，在圖I中，編號T-on所示的期間表示電源電壓PW正常供給的期間，編號tz所示時刻表示電源電壓PW的供給被斷開時的時刻，編號T-off所示的期間表示沒有供給電源電壓PW的期間。在電源電壓PW正常供給的期間，從電源電路15向電平移位電路13和基準電位切換電路19提供的柵極接通電位VGH、柵極斷開電位VGL各自維持在例如22V、-10V。此外，在此期間中，電源斷開檢測部17令電源狀態信號SHUT維持在低電平(這裡指接地電位GND)。 根據該電源狀態信號SHUT，基準電位切換電路19使基準電位H_SIG_VSS維持在柵極斷開電位VGL。此外，定時控制器11，根據電源狀態信號SHUT，使第一柵極時鐘信號L_CK1與第二柵極時鐘信號L_CK2在每個規定期間交替成為高電平。另外，如上所述，在第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_CK2中，使高電平側的電位為電源電壓PW，低電平側的電位為接地電位GND。第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_CK2，如上所述，通過電平移位電路13進行電位電平的轉換。如上所述，在電源電壓PW正常供給的期間，如圖I所示，在第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_CK2中，柵極接通電位VGH與柵極斷開電位VGL反覆交替，在基準電位H_SIG_VSS中，維持在柵極斷開電位VGL。
當在時刻tz斷開電源電壓PW的供給時，如圖I所示，柵極接通電位VGH和柵極斷開電位VGL逐漸接近接地電位GND。此外，電源斷開檢測部17，當檢測出電源電壓PW的供給被斷開(電源的斷開狀態)時，使電源狀態信號SHUT為高電平。定時控制器11，當檢測出電源狀態信號SHUT成為高電平時，使第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_ CK2為高電平。這些第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_CK2，通過電平移位電路13進行電位電平的轉換。此時，第一柵極時鐘信號L_CK1和第二柵極時鐘信號L_CK2雙方都成為高電平，因此第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_CK2變成柵極接通電位VGH。此外，基準電位切換電路19，根據電源狀態信號SHUT，將基準電位H_SIG_VSS從柵極斷開電位VGL切換至柵極接通電位VGH。如上所述，在電源電壓PW的供給被斷開的時刻tz，如圖I所示，基準電位H_SIG_VSS、第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_ CK2成為柵極接通電位VGH。當第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_CK2雙方都變為柵極接通電位 VGH時，向各雙穩態電路(參照圖8)提供的第一時鐘CKa和第二時鐘CKb同時成為高電平。 然後，通過使第二時鐘CKb成為高電平，薄膜電晶體TD成為接通狀態。此外，因為各柵極總線只在I垂直掃描期間中的少量期間成為選擇狀態，所以大部分的雙穩態電路的狀態信號 Q成為低電平。因此，通過使第一時鐘CKa成為高電平，在大部分的雙穩態電路中，來自AND 電路242的輸出信號成為高電平，薄膜電晶體TM成為接通狀態。由此，與各雙穩態電路連接的柵極總線與傳送基準電的基準電位配線電連接。而且,在本實施方式中， 在電源電壓PW的供給被斷開的時刻tz，基準電位H_SIG_VSS從柵極斷開電位VGL上升至柵極接通電位VGH。由此，從各雙穩態電路輸出的狀態信號Q的電位得到提高，在顯示部22 內的各像素形成部(參照圖4)中，薄膜電晶體220成為接通狀態。其結果，使各像素形成部內的殘留電荷迅速放電。〈I. 5 效果〉根據本實施方式，在構成柵極驅動器24內的移位寄存器240的雙穩態電路中，設置有電位電平維持部241，該電位電平維持部，在與該雙穩態電路連接的柵極總線要成為非選擇狀態的期間，使狀態信號Q的電位維持在低電平(嚴格地說，使狀態信號Q的電位電平降低到隨時基準電位的電平)。該電位電平維持部241包括向薄膜電晶體TM的柵極端子提供表示邏輯積的信號的AND電路242，該邏輯積是狀態信號Q的邏輯反轉信號的邏輯值與第一時鐘CKa的邏輯值的邏輯積；在來自AND電路242的輸出信號成為高電平時，用於電連接柵極總線與基準電位配線的薄膜電晶體TM ;在第二時鐘CKb成為高電平時，用於電連接柵極總線與基準電位配線的薄膜電晶體TD。在這樣的結構中，當斷開來自外部的電源電壓 PW的供給時，第一時鐘CKa和第二時鐘CKb成為高電平。由此，在各雙穩態電路中，薄膜電晶體TM和薄膜電晶體TD成為接通狀態，柵極總線與基準電位配線成為電連接狀態。此外， 當斷開來自外部的電源電壓PW的供給時，向各雙穩態電路提供的基準電位VSS的電平從柵極斷開電位VGL提高至柵極接通電位VGH。由此，各柵極總線成為選擇狀態，各像素形成部的薄膜電晶體220變為接通狀態，因此各像素形成部內的殘留電荷快速地放電。結果，即使該液晶顯示裝置的電源再度接通，也能抑制因像素形成部內蓄積的殘留電荷而引起的顯示品質的降低。〈2.第二實施方式〉
說明本發明的第二實施方式。另外，詳細說明與上述第一實施方式不同的點，簡略說明與上述第一實施方式同樣的點。〈2. I整體結構和動作>圖10是表示本發明的第二實施方式的有源矩陣式液晶顯示裝置的整體結構的框圖。關於液晶面板20和TAB30的結構與上述第一實施方式相同。在PCB50中形成有定時控制器51、電平移位電路53、電源電路55和電源斷開檢測部57。電源電路55根據電源電壓PW生成柵極接通電位VGH和柵極斷開電位VGL。向電平移位電路53提供柵極接通電位VGH和柵極斷開電位VGL。電源斷開檢測部57輸出表示電源電壓PW的供給狀態(電源的接通/斷開狀態)的電源狀態信號SHUT。向定時控制器 51提供電源狀態信號SHUT。定時控制器51，接收電平同步信號HS、垂直同步信號VS、數據啟用信號DE等的定時信號、圖像信號DAT、電源電壓PW和電源狀態信號SHUT，生成數字視頻信號DV、源極啟動脈衝信號SSP、源極時鐘信號SCK、柵極啟動脈衝信號L_GSP、第一柵極時鐘信號L_CK1、第二柵極時鐘信號L_CK2和基準電位L_SIG_VSS。向源極驅動器32提供數字視頻信號DV、源極啟動脈衝信號SSP和源極時鐘信號SCK，向電平移位電路53提供柵極啟動脈衝信號L_GSP、 第一柵極時鐘信號L_CK1、第二柵極時鐘信號L_CK2和基準電位L_SIG_VSS。另外，在基準電位L_SIG_VSS中，高電平側的電位為電源電壓PW，低電平側的電位為接地電位GND。電平移位電路53，使用從電源電路55提供的柵極接通電位VGH和柵極斷開電位 VGL,對從定時控制器51輸出的柵極啟動脈衝信號L_GSP、第一柵極時鐘信號L_CK1、第二柵極時鐘信號L_CK2和基準電位L_SIG_VSS的電位電平進行轉換。基於電平移位電路53進行電位電平轉換後的柵極啟動脈衝信號H_GSP、第一柵極時鐘信號H_CK1、第二柵極時鐘信號H_CK2和基準電位L_SIG_VSS，提供至柵極驅動器24。另外，在電平移位電路53進行電位電平的轉換時，如果基準電位L_SIG_VSS為低電平，則基準電位H_SIG_VSS成為柵極斷開電位VGL，如果基準電位L_SIG_VSS為高電平，則基準電位H_SIG_VSS成為柵極接通電位VGH。在源極驅動器32和柵極驅動器24中，進行與上述第一實施方式相同的動作。由此，對各源極總線SLl SLj施加驅動用的視頻信號，對各柵極總線GLl SLi施加掃描信號，在顯示部22顯示基於從外部輸入的視頻信號DAT的圖像。另外，在本實施方式中，通過電源斷開檢測部57實現電源狀態檢測部，通過定時控制器51和電平移位電路53實現基準電位生成部和時鐘信號生成部。移位寄存器240和雙穩態電路是與上述第一實施方式相同的結構(參照圖6及圖 8)。因此，移位寄存器240的動作和雙穩態電路的動作也與上述第一實施方式相同(參照圖7和圖9)。〈2. 2改變基準電位的方法〉在上述第一實施方式中，使用包括電晶體等的基準電位切換電路19，在柵極斷開電位VGL與柵極接通電位VGH之間切換向基準電位配線提供的基準電位H_SIG_VSS的電平。即，在上述第一實施方式中，在斷開電源電壓PW的供給時，用於提高基準電位H_SIG_ VSS的電平的結構是通過模擬的方式實現的。相對於此，在本實施方式中，用於提高基準電
的電平的結構是通過數字的方式實現的。以下，將就此展開說明。在電源電壓PW正常供給的期間，從電源斷開檢測部57輸出的電源狀態信號SHUT成為低電平。由此，從定時控制器51向電平移位電路53提供的基準電變為低電平。此處，如上所述，在電平移位電路53進行電位電平的轉換時，如果基準電位1^_516_ VSS為低電平，則基準電位H_SIG_VSS成為柵極斷開電位VGL。因此，在電源電壓PW正常供給的期間，向基準電位配線提供的基準電位H_SIG_VSS成為柵極斷開電位VGL。當斷開電源電壓PW的供給時，從電源斷開檢測部57輸出的電源狀態信號SHUT成為高電平。由此，從定時控制器51向電平移位電路53提供的基準電成為高電平。此處，如上所述，在電平移位電路53進行電位電平的轉換時，如果基準電位1^16_ VSS為高電平，則基準電位H_SIG_VSS成為柵極接通電位VGH。因此，從電平移位電路53輸出的基準電位H_SIG_VSS，從柵極斷開電位VGL變化為柵極接通電位VGH。如此，當斷開電源電壓PW的供給時，向基準電位配線提供的基準電位H_SIG_VSS成為柵極接通電位VGH。另外，當斷開電源電壓PW的供給時，與上述第一實施方式同樣地，第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_CK2成為柵極接通電位VGH。即，在斷開電源電壓PW的供給時，與上述第一實施方式同樣地，基準電位H_SIG_VSS、第一柵極時鐘信號H_CK1和第二柵極時鐘信號H_CK2成為柵極接通電位VGH (參照圖I)。〈2. 3 效果〉根據本實施方式，與上述第一實施方式同樣地，當斷開來自外部的電源電壓PW的供給時，柵極總線與基準電位配線電連接，並且基準電位VSS的電平從柵極斷開電位VGL提高至柵極接通電位VGH。由此，各柵極總線成為選擇狀態，各像素形成部內的殘留電荷得以快速放電。結果，能夠抑制因像素形成部內蓄積的殘留電荷而產生的顯示品質的降低。此外，根據本實施方式，能夠比較低成本地實現在斷開電源時可快速地除去像素形成部內的殘留電荷的液晶顯示裝置。對此，進行以下說明。在現有的結構中，例如圖11 所示，從電源電路75輸出的柵極斷開電位VGL被作為基準電位VSS提供至移位寄存器740。 此外，在柵極驅動器集成面板中，為了在面板內能得到較高的電壓，如圖11所示，需要在面板的外部配置電平移位電路73。根據這樣的現有的結構，向移位寄存器740提供的基準電位VSS成為固定的電位。在該情況下，即使使圖8所示的薄膜電晶體TD、TM處於接通狀態， 也不能夠提高從各雙穩態電路輸出的狀態信號Q的電位。因此，在本實施方式中，如圖12所示，設為來自電平移位電路53的輸出信號H_SIG_VSS被作為基準電位VSS提供至移位寄存器240的結構。根據該結構，能夠容易地改變向移位寄存器240提供的基準電位VSS的電平，在上述薄膜電晶體TD、TM成為接通狀態時，能夠提高從各雙穩態電路輸出的狀態信號Q 的電位。此處，如上所述，在柵極驅動器單片面板中，在現有的面板的外部設置有電平移位電路。因此，是將來自電平移位電路的輸出信號用於基準電位的結構，也不需增加電路元件等。因此，能夠低成本地實現可快速地除去像素形成部內的殘留電荷的液晶顯示裝置。此外，通過使用電平移位電路而使數字處理成為可能，因此能夠簡單地進行電路的控制。〈2. 4 變形例〉在上述第二實施方式中，雖然設為在斷開電源電壓PW的供給時向移位寄存器240 提供的基準電位VSS的電平從柵極斷開電位VGL提高至柵極接通電位VGH，但是本發明並不限定於此。例如，在輔助電容電極223(參照圖3)的電位被設定為較高的電位的情況下，當斷開電源電壓PW的供給時，像素形成部內的薄膜電晶體220的漏極電位大大降低。因此， 即使向柵極總線提供的電位比柵極接通電位VGH還低，也能夠成為接通狀態。因此，如圖13所示，作為從電源電路15向電平移位電路13提供作為比柵極接通電位VGH(例如22V)低的電位的第二柵極接通電位VGH2 (例如10V)的結構，向移位寄存器240提供的基準電位VSS 的電平也可以在斷開電源電壓PW的供給時從柵極斷開電位VGL提高至第二柵極接通電位 VGH2。〈3.其他的結構〉在上述各實施方式中,移位寄存器240根據2相的時鐘信號進行動作,但時鐘信號的相數並不限定於2相。以下，說明在具備移位寄存器640的液晶顯示裝置中適用本發明的例子，該移位寄存器640是基於4相的時鐘信號進行動作的移位寄存器。圖14是表示根據 4相的時鐘信號進行動作的移位寄存器640的一結構例的框圖。另外，圖14表示從移位寄存器640的第一段到第四段的雙穩態電路SRl SR4的結構。在各雙穩態電路中，除上述第一實施方式中的輸入輸出端子之外，還設置有用於接收第三時鐘CKc的輸入端子和用於接收第四時鐘CKd的輸入端子。如圖14所示，傳送至該移位寄存器640的第一 第四柵極時鐘信號H_CK1 H_CK4分別提供至各雙穩態電路。圖15是表示包含於該移位寄存器640 的雙穩態電路的結構的電路圖。在上述第一實施方式中，通過AND電路242、薄膜電晶體TM 和薄膜電晶體TD實現了用於將狀態信號Q的電位維持在低電平的電位電平維持部241 (參照圖8)。相對於此，在圖15所示的結構中，由與上述第一實施方式同樣的結構的薄膜電晶體TD、其柵極端子被提供第三時鐘CKc的薄膜電晶體TP和其柵極端子被提供第四時鐘CKd 的薄膜電晶體TQ實現了電位電平維持部245。在上述結構中，圖16所示的波形的第一 第四柵極時鐘信號H_CK1 H_CK4提供至移位寄存器640。由此，各雙穩態電路按以下方式動作(參照圖17)。當到達時刻tl置位信號S從低電平變為高電平時，薄膜電晶體TB成為接通狀態， netA的電位從低電平變為高電平。由此，薄膜電晶體TI成為接通狀態。在時刻t2，置位信號S從高電平變為低電平後，達到時刻t3時，第一時鐘CKa從低電平變為高電平。由此，根據電容器CAP的自舉效果，netA的電位得到提高，對薄膜電晶體TI的柵極端子施加大的電壓。結果，狀態信號Q的電位成為柵極接通電位VGH。當達到時刻t4第一時鐘CKa從高電平變為低電平時，狀態信號Q的電位和netA的電位降低。當達到時刻t5復位信號R和第二時鐘CKb從低電平變為高電平時，薄膜電晶體TL和薄膜電晶體TD成為接通狀態，netA的電位和信號狀態Q的電位成為低電平。在時刻t6，第二時鐘CKb從高電平變化為低電平之後，到達時刻t7時，第三時鐘CKc從低電平向高電平變化。由此，薄膜電晶體TP成為接通狀態，狀態信號Q的電位被減低至基準電位VSS。在時刻t8，第三時鐘CKc從高電平變化為低電平之後，到達時刻t9時，第四時鐘CKd從低電平變化為高電平。由此，薄膜電晶體TQ 成為接通狀態，狀態信號Q的電位被減低至基準電位VSS。此處，當斷開從外部供給的電源電壓PW時，第一 第四柵極時鐘信號H_CK1 H_ CK4全都成為高電平。由此，在各雙穩態電路中，薄膜電晶體TD、薄膜電晶體TP和薄膜電晶體TQ成為接通狀態。此外，與上述第一和第二實施方式同樣地，基準電位VSS的電平從柵極斷開電位VGL提高至柵極接通電位VGH。由此，從各雙穩態電路輸出的狀態信號Q的電位得到提高，使各像素形成部內的殘留電荷得以快速放電。這樣，在具備基於4相的時鐘信號進行動作的移位寄存器640的液晶顯示裝置，也能夠適用本發明。
另外，就具備基於4相的時鐘信號進行動作的移位寄存器的液晶顯示裝置而言， 在具備按下述方式構成的移位寄存器的液晶顯示裝置中，也能夠適用本發明，上述移位寄存器的結構方式為，其第奇數段基於圖16所示波形的第一柵極時鐘信號!1_0(1和第三柵極時鐘信號H_CK3進行動作，其第偶數段基於圖16所示波形的第二柵極時鐘信號H_CK2和第四柵極時鐘信號H_CK4進行動作。〈3. 2驅動電路的實現方法〉在上述各實施方式中，舉例說明了僅在顯示部22的單側(圖2、圖10中，是右側) 具備柵極驅動器24的液晶顯示裝置，但是本發明並不限定於此。如圖18所示，在顯示部的兩側(圖18中，是左側和右側)都具備柵極驅動器24的液晶顯示器中，也能夠適用本發明。此外，在上述各實施方式中，舉例說明了源極驅動器32由多個IC晶片構成的液晶顯示裝置，但在本發明中並不限定於此。如圖19所示，在源極驅動器32由I個IC晶片構成的液晶顯示裝置中，也能夠適用本發明。而且，在具備I晶片驅動器(參照圖20)的液晶顯示裝置中，也能夠適用本發明，所謂I晶片驅動器是指不僅源極驅動器32，例如上述第一實施方式中的定時控制器11、電平移位電路13、電源電路15、電源斷開檢測部17和基準電位切換電路19等也收納於I個IC晶片中。而且，移位寄存器240的結構並不限定於圖6或圖14所示的結構，移位寄存器240內的雙穩態電路的具體結構也不限定於圖8或圖16所示的結構。
附圖標記說明
11、15 :定時控制器
13、53 :電平移位電路
15、55 :電源電路
17、57 :電源斷開檢測部
19 :基準電位切換電路
20 :液晶面板
22 :顯示部
24 :柵極驅動器(掃描信號線驅動電路)
32 :源極驅動器(視頻信號線驅動電路)
220 (像素形成部內的)薄膜電晶體220
240,640 :移位寄存器
241、245 :電位電平維持部
PW:電源電壓
SHUT 電源狀態信號
VGH :柵極接通電位
VGL :柵極斷開電位
L_CK1、H_CK1 :第一柵極時鐘信號
L_CK2、H_CK2 :第二柵極時鐘信號
L_SIG_VSS、H_SIG_VSS、VSS :基準電位
TB、TD、TE、TI、TL、TM、TN、TP、TQ (雙穩態電路內的)薄膜電晶體
CKa :第一時鐘
20
CKb :第二時鐘S :置位信號R :復位信號Q :狀態信號
權利要求
1.一種液晶顯示裝置，其特徵在於，包括多個視頻信號線，其用於分別傳送表示要顯示的圖像的多個視頻信號； 與所述多個視頻信號線交叉的多個掃描信號線；多個像素形成部，其和所述多個視頻信號線與所述多個掃描信號線的交叉點分別對應地配置為矩陣狀，並包含第一開關元件和與所述第一開關元件的第二導通端子連接的像素電極，其中，所述第一開關元件的控制端子與通過對應的交叉點的掃描信號線連接，所述第一開關元件的第一導通端子與通過該交叉點的視頻信號線連接；在與形成有所述多個掃描信號線的基板相同的基板上形成的掃描信號線驅動電路，該掃描信號線驅動電路基於周期性地重複第一電位與第二電位的時鐘信號依次輸出脈衝，並包含移位寄存器，該移位寄存器包括以與所述多個掃描信號線1對1地對應的方式設置的多個雙穩態電路，所述掃描信號線驅動電路基於從該移位寄存器輸出的脈衝有選擇地驅動所述多個掃描信號線；電源狀態檢測部，其對從外部提供的電源的接通/斷開狀態進行檢測； 基準電位生成部，其生成所述多個雙穩態電路的基準電位；和基準電位配線，其用於向所述多個雙穩態電路傳送在所述基準電位生成部生成的基準電位，其中，各雙穩態電路包含電位電平維持部，該電位電平維持部用於將對應的掃描信號線和所述基準電位配線電連接，使得在該掃描信號線為非選擇狀態的期間中該掃描信號線的電位電平維持在所述基準電位的電平，當通過所述電源狀態檢測部檢測出所述電源的斷開狀態時，包含於各雙穩態電路的所述電位電平維持部，將與該各雙穩態電路對應的掃描信號線和所述基準電位配線電連接，所述基準電位生成部將所述基準電位的電平提高至所述第一開關元件成為導通狀態的電平。
2.根據權利要求1所述的液晶顯示裝置，其特徵在於所述液晶顯示裝置還包括生成所述時鐘信號的時鐘信號生成部， 包含於各雙穩態電路的所述電位電平維持部包含第二開關元件，該第二開關元件具有與所述基準電位配線連接的第一導通端子；與和該各雙穩態電路對應的掃描信號線連接的第二導通端子；和被提供所述時鐘信號的控制端子，當通過所述電源狀態檢測部檢測出所述電源的斷開狀態時，所述時鐘信號生成部使所述時鐘信號為所述第一電位或所述第二電位，使得包含於各雙穩態電路的所述第二開關元件成為導通狀態。
3.根據權利要求2所述的液晶顯示裝置，其特徵在於包含於各雙穩態電路的所述電位電平維持部包含多個所述第二開關元件， 所述時鐘信號生成部生成多個所述時鐘信號，該多個所述時鐘信號被分別提供至包含於各所述電位維持部的多個所述第二開關元件的控制端子，當通過所述電源狀態檢測部檢測出所述電源的斷開狀態時，所述時鐘信號生成部使多個所述時鐘信號分別為所述第一電位或所述第二電位，使得包含於各電位電平維持部的多個所述第二開關元件成為導通狀態。
4.根據權利要求I所述的液晶顯示裝置，其特徵在於所述基準電位生成部包含電平移位電路，該電平移位電路通過轉換規定的輸入信號的電位電平來向所述基準電位配線提供規定的高電平電位或規定的低電平電位，當通過所述電源狀態檢測部未檢測出所述電源的斷開狀態時，所述電平移位電路將所述低電平電位作為所述基準電位提供至所述基準電位配線，當通過所述電源狀態檢測部檢測出所述電源的斷開狀態時，所述電平移位電路將所述高電平電位作為所述基準電位提供至所述基準電位配線。
5.一種液晶顯示裝置的驅動方法，其特徵在於所述液晶顯示裝置包括多個視頻信號線，其用於分別傳送表示要顯示的圖像的多個視頻信號；與所述多個視頻信號線交叉的多個掃描信號線；多個像素形成部，其和所述多個視頻信號線與所述多個掃描信號線的交叉點分別對應地配置為矩陣狀，並包含第一開關元件和與所述第一開關元件的第二導通端子連接的像素電極，其中，所述第一開關元件的控制端子與通過對應的交叉點的掃描信號線連接，所述第一開關元件的第一導通端子與通過該交叉點的視頻信號線連接；和在與形成有所述多個掃描信號線的基板相同的基板上形成的掃描信號線驅動電路，該掃描信號線驅動電路基於周期性地重複第一電位與第二電位的時鐘信號依次輸出脈衝，並包含移位寄存器，該移位寄存器包括以與所述多個掃描信號線I對I地對應的方式設置的多個雙穩態電路，所述掃描信號線驅動電路基於從該移位寄存器輸出的脈衝有選擇地驅動所述多個掃描信號線，所述驅動方法包含對從外部提供的電源的接通/斷開狀態進行檢測的電源狀態檢測步驟；和生成所述多個雙穩態電路的基準電位的基準電位生成步驟，所述液晶顯示裝置還包括基準電位配線，該基準電位配線用於向所述多個雙穩態電路傳送在所述基準電位生成步驟中生成的基準電位，當在所述電源狀態檢測步驟中檢測出所述電源的斷開狀態時，與各雙穩態電路對應的掃描信號線和所述基準電位配線電連接，在所述基準電位生成步驟中，所述基準電位的電平提高至所述第一開關元件成為導通狀態的電平。
6.根據權利要求5所述的驅動方法，其特徵在於所述驅動方法還包含生成所述時鐘信號的時鐘信號生成步驟，各雙穩態電路包含第二開關元件，該第二開關元件具有與所述基準電位配線連接的第一導通端子；與和該各雙穩態電路對應的掃描信號線連接的第二導通端子；和被提供所述時鐘信號的控制端子，當在所述電源狀態檢測步驟中檢測出所述電源的斷開狀態時，在所述時鐘信號生成步驟中使所述時鐘信號為所述第一電位或所述第二電位，使得包含於各雙穩態電路的所述第二開關元件成為導通狀態。
7.根據權利要求6所述的驅動方法，其特徵在於各雙穩態電路包含多個所述第二開關元件，在所述時鐘信號生成步驟中生成多個所述時鐘信號，該多個所述時鐘信號被分別提供至包含於各雙穩態電路的多個所述第二開關元件的控制端子，當在所述電源狀態檢測步驟中檢測出所述電源的斷開狀態時，在所述時鐘信號生成步驟中使多個所述時鐘信號分別為所述第一電位或所述第二電位，使得包含於各雙穩態電路的多個所述第二開關元件成為導通狀態。
8.根據權利要求5所述的驅動方法，其特徵在於所述驅動方法還包含電平轉換步驟，在該電平轉換步驟中，為了向所述基準電位配線提供規定的高電平電位或規定的低電平電位，而對規定的輸入信號的電位電平進行轉換，在所述電平轉換步驟中，當在所述電源狀態檢測步驟中未檢測出所述電源的斷開狀態時，所述輸入信號的電位電平被轉換為所述低電平電位，當在所述電源狀態檢測步驟中檢測出所述電源的斷開狀態時，所述輸入信號的電位電平被轉換為所述高電平電位。
全文摘要
本發明的目的在於提供一種能夠在電源被斷開時快速地除去像素形成部內的殘留電荷並具備單片柵極驅動器的液晶顯示器。在構成柵極驅動器(24)內的移位寄存器的雙穩態電路中，設置有薄膜電晶體，該薄膜電晶體具有與柵極總線連接的漏極端子；與傳送基準電位(H_SIG_VSS)的基準電位配線連接的源極端子；和被提供使移位寄存器動作的時鐘信號(HCK_1、HCK_2)的柵極端子。當電源斷開檢測部(17)檢測出來自外部的電源電壓(PW)的供給被斷開時，使時鐘信號(HCK_1、HCK_2)為高電平，使上述薄膜電晶體為接通狀態，並且基準電位切換電路(19)將基準電位(H_SIG_VSS)從柵極斷開電位(VGL)切換為柵極接通電位(VGH)。
文檔編號G09G3/20GK102598105SQ20108004919
公開日2012年7月18日 申請日期2010年8月27日 優先權日2009年11月4日
發明者太田裕己, 巖本明久, 森井秀樹, 水永隆行 申請人:夏普株式會社