一種拉制矽單晶工藝方法
2023-12-11 10:01:02
專利名稱：一種拉制矽單晶工藝方法
技術領域：
本發明涉及的是半導體材料生產製造技術領域，特別是公開一種拉制矽單晶工藝方法，即是公開直拉矽單晶拉制中的多次加料工藝，適用於直拉法生產矽單晶。
背景技術：
直拉法生產矽單晶，是在單晶爐內完成的。單晶爐具備了加熱、抽真空、充氣的功能。在單晶爐內裝入一定量的高純多晶矽，在邊抽真空、邊充氣的減壓氣氛下，將矽料熔化，並採用一定的拉制工藝，將多晶矽轉化成所需電阻率和結晶方向的矽單晶。通常，由於矽中雜質分凝能造成單晶頭部和尾部電阻率有很大偏差，N型單晶約三倍，P型則在二倍左右，這與半導體器件對電阻率允許偏差在±20％、甚至±10％的要求相差很大，造成相當部分的單晶，由於電阻率偏離器件要求而報廢，使生產成本大幅增加。
發明內容
本發明的目的是為了解決單晶中由於雜質分凝造成的單晶縱向的較大電阻率偏差與半導體器件所要求的較小電阻率偏差之間的矛盾。
本發明是這樣實現的一種拉制矽單晶工藝方法，步驟包括將多晶矽料投入石英坩堝內進行電加熱，向爐內充氬並減壓升溫，爐內壓力在2600Pa，溫度在1420℃，待爐內料完全熔融後進行拉制矽單晶，並檢測其電阻率，其特徵在於拉制第一根矽單晶後需向爐內多次加入多晶矽料，每拉一根進行加一次料。實施本發明方法和效果的機理是由於雜質分凝效應，熔體矽中的雜質濃度在不斷上升，相應矽單晶的電阻率在下降，當單晶的電阻率將要下降到合同要求的下限時，採用多次加料工藝，添加一定量的高純多晶原料，使剩餘的熔融多晶矽中的雜質被稀釋，保證再次拉出的單晶電阻率仍可在要求的範圍內。
多次加料的工藝是1、當矽單晶電阻率已下降至半導體器件要求電阻率下限時(例如35Ωcm)，將已拉制好得多第一根單晶移至單晶爐的副室，關閉主室和副室之間的閥門；2、降低加熱功率，使熔融矽表面溫度降至1400℃左右，出現結晶；3、將已拉好的第一根單晶從副室中移出，並安裝好多次加料裝置；4、當副室中真空度達到5Pa時充氬，加料裝置在石英坩堝上方130～150mm處，然後打開裝置，將需要添加的多晶矽料排放至石英坩堝內。5、升溫至1420℃，熔化矽料後就可以開始拉第二根單晶。
本發明工藝方法實施後，能大大提高矽單晶的成品率，如果器件允許矽單晶的電阻率範圍只有10Ωcm，採用現有技術工藝時，單晶成品率約34％；採用本發明方法實行三次加料工藝後，成品率將提高到58％。當半導體器件所允許矽單晶的電阻率範圍越小時，採用多次加料工藝後單晶成品率的提高將更為明顯。
本發明工藝方法的另一個優點是節約成本。同樣生產一公斤單晶，採用本發明的多次加料工藝方法，耗用的石英坩堝成本比原工藝可降低50％左右，當半導體器件要求的單晶電阻率範圍越窄時，其下降的幅度也將增大。
具體實施例方式以下就生產N型，摻磷35～45Ωcm，3″矽單晶為例，對本發明作進一步描述。
1、投多晶原料20kg(基硼約3000Ωcm，基磷約300Ωcm)，採用摻磷母合金的電阻率為9.9×10-3Ωcm，摻雜量0.965克。
2、在充氬的減壓氣氛下(爐內壓力約2600Pa)升溫至1420℃以上，將矽料熔化，並拉制單晶，當單晶等徑長度達到650mm時，將單晶收尾。
3、將已拉好的第一根單晶移至單晶爐的副室，關閉主室和副室之間的閥門。降低加熱功率，使石英坩堝內的熔矽表面溫度降至1400℃左右，出現結晶。
4、將已拉好的第一根單晶從副室中移出。
5、在多次加料裝置中添加大小合適的多晶原料5kg。將多次加料裝置安裝到位。
6、對副室抽空並充氬，然後打開主室和副室之間的閥門。
7、將多次加料裝置下降至石英坩堝上方130～150mm處，打開裝置，將5kg多晶料排放至石英坩堝內。
8、升高溫度至1420℃，待矽料完全熔化後，開始拉第二根單晶。
9、第二根單晶拉至500mm時收尾，然後重複上述第3、第4二步。
10、在多次加料裝置中添加2kg多晶後，再重複上述第6、第7、第8三步。
11、第三根單晶拉至長度約1000mm時收尾。
12、切斷加熱功率，停爐。
採用上述三次加料工藝，從三根單晶中，可得到35～45Ωcm的單晶總量約15.4kg，與投料總量26.5kg相比，成品率為58.1％。如若採用傳統拉制工藝時，35～45Ωcm的單晶重量約6.9kg，成品率約為34.5％。採用本發明方法實行三次加料工藝後，成品率提高了23.6％。
權利要求
1.一種拉制矽單晶工藝方法，步驟包括將多晶矽料投入石英坩堝內進行電加熱，向爐內充氬並減壓升溫，爐內壓力在2600Pa，溫度在1420℃，待爐內料完全熔融後進行拉制矽單晶，並檢測其電阻率，其特徵在於拉制第一根矽單晶後需向爐內多次加入多晶矽料，每拉一根進行加一次料。
2.根據權利要求1所述的拉制矽單晶工藝方法，其特徵在於所述向爐內多次加料的工藝步驟是拉制第一根矽單晶後，先降低爐的加熱功率，使熔融矽表面溫度降至1400℃左右，出現結晶，將已拉好的第一根單晶從副室中移出，並安裝好加料裝置，當副室中真空度達到5Pa時充氬，加料裝置在石英坩堝上方，進行加料，加料量為首次投料量的1/4，加熱熔融後，拉制第二根，以後重複上述步驟，但加料量逐次減少。
全文摘要
本發明公開一種拉制矽單晶工藝方法，步驟包括將多晶矽料投入石英坩堝內進行電加熱，向爐內充氬並減壓升溫，爐內壓力在2600Pa，溫度在1420℃，待爐內料完全熔融後進行拉制矽單晶，並檢測其電阻率，其特徵在於拉制第一根矽單晶後需向爐內多次加入多晶矽料，每拉一根進行加一次料。本發明工藝方法的實施，能大大提高矽單晶的成品率，如果器件允許矽單晶的電阻率範圍只有10Ωcm，採用傳統工藝時，單晶成品率約34％，採用本發明方法三次加料工藝後，成品率將提高到58％。當半導體器件所允許矽單晶的電阻率範圍越小時，採用多次加料工藝後單晶成品率的提高將更為明顯。
文檔編號C30B15/00GK1696355SQ20041001822
公開日2005年11月16日 申請日期2004年5月11日 優先權日2004年5月11日
發明者顧月強, 謝海濤 申請人:上海卡姆丹克半導體有限公司