形成自對準帽的方法和設備的製作方法

2023-12-10 13:28:07

形成自對準帽的方法和設備的製作方法
【專利摘要】使襯底上方的介電層中的至少一根導電線凹進以形成溝道。所述溝道自對準於所述導電線。能夠通過使用包括提供獨立於晶體取向的刻蝕的均勻性的抑制劑的化學物質來將所述導電線刻蝕至預定的深度而形成所述溝道。將阻止電遷移的帽層沉積於所述溝道中的所述凹進的導電線上。所述溝道被配置為使所述帽層包含在所述導電線的所述寬度內。
【專利說明】形成自對準帽的方法和設備
【技術領域】
[0001]本發明的實施例涉及電子器件製造的領域，並且具體地，涉及互連結構。
【背景技術】
[0002]當電子器件的特徵尺寸縮小時，互連部的可靠性對集成電路性能至關重要。普遍地，電遷移涉及由歸因於導電電子和擴散的金屬原子之間的動量傳遞的導體中的離子的運動引起的材料的傳輸。該效應在其中使用了高的電流密度的應用中尤其重要，例如，在設計邏輯器件的微電子結構中。典型地，金屬帽技術用於阻止電遷移。
[0003]圖1A是具有金屬電遷移帽的典型的互連結構的截面圖。如圖1A中國示出的，形成於介電襯底101上的例如線103和104的金屬互連線最初隔開線間距105。使用無電電鍍能夠在襯底的平坦表面之上的相應的互連線上生長例如帽111-113的電遷移帽。普遍地，互連線上的電遷移帽的生長是各向同性的。電遷移帽能夠縱向和橫向地生長在襯底之上的互連金屬線上。金屬電遷移帽的橫向生長可以生成例如在襯底101上伸出互連線的寬度的垂懸109的垂懸結構(overhang structure)。如圖1A中示出的,金屬帽的橫向生長將線-至-線的間距從間距105降低至間距107。
[0004]典型地，垂懸109的尺寸大約為帽厚度的50%。例如，如果兩個相鄰的金屬帽具有大約10納米(「nm」)的厚度，那麼其垂懸的總的尺寸能夠是大約2X5nm。同樣，能夠將線-至-線的間距降低例如一半(從大約20 (nm)降低至IOnm)。
[0005] 圖1B是具有的金屬電遷移帽的典型的互連結構的俯視圖，所述金屬電遷移帽無電生長於具有諸如互連線123之類的互連線的襯底121的平坦表面上方。如圖1B中示出的，襯底之上的金屬帽的橫向生長增大了線邊緣粗糙度(「LER」)並且降低線-至-線的間距。如圖1B中示出的，例如線-至-線的間距125的線-至-線的間距不受控制地發生改變。增大的LER和降低的線-至-線的間距都負面地影響互連結構的可靠性，增大可能導致整個集成電路器件的失效的電流短路的風險。
【專利附圖】

【附圖說明】
[0006]通過示例的方式例示了本發明，且本發明不限於附圖中的圖，其中相似的附圖標記指示相似的元件，其中:
[0007]圖1A是具有金屬電遷移帽的典型的互連結構的截面圖；
[0008]圖1B是具有金屬電遷移帽的典型的互連結構的俯視圖；
[0009]圖2A示出了根據本發明的一個實施例的製造互連結構的襯底的截面圖；
[0010]圖2B是根據本發明的一個實施例的在襯底上方形成介電層之後的、與圖2A類似的視圖；
[0011]圖2C是根據本發明的一個實施例的在介電層上方沉積光刻膠層以在介電層中形成一個或多個開口部之後的、與圖2B類似的視圖；
[0012]圖2D是根據本發明的一個實施例的在介電層中形成一個或多個開口部之後的、與圖2C類似的視圖；
[0013]圖2E是根據本發明的一個實施例的在介電層上方沉積導電層之後的、與圖2D類似的視圖；
[0014]圖2F是根據本發明的一個實施例的在將導電層和基底層的部分從在開口部外部的介電層的頂表面去除以形成圖案化的導電線之後的、與圖2E類似的視圖；
[0015]圖2G是根據本發明的一個實施例的在使襯底上方的介電層中的導電線凹進之後的、與圖2F類似的視圖；
[0016]圖2H是根據本發明的一個實施例的在將帽層選擇性地沉積在溝道中的相應的凹進的導電線上以阻止電遷移的、與圖2G類 似的視圖；
[0017]圖3A是根據本發明的一個實施例的在使襯底上方的介電層中的導電線凹進之後的互連結構的三維視圖300 ；
[0018]圖3B是根據本發明的一個實施例的在將帽層沉積至由凹進的導電線形成的相應的溝道中之後的、與圖3A類似的視圖310 ；
[0019]圖4是根據本發明的一個實施例的具有帽層的互連結構400的俯視圖，所述帽層選擇性地沉積在由襯底上方的介電層中的凹進的導電線形成的溝道內。
【具體實施方式】
[0020]在下面的描述中，闡述了諸如特定的材料、元件的尺寸等之類的大量的特定細節，從而提供對本發明的實施例中的一個或多個實施例的透徹理解。然而，對於本領域技術人員將明顯的是，本發明的一個或多個實施例可以在沒有具體細節的情況下實施。在其它實例中，未詳細地描述半導體製造工藝、技術、材料、裝備等以避免對此描述的不必要的模糊。利用所包括的描述，本領域技術人員將能夠實施適合的功能性而無需過度的實驗。
[0021]當附圖中描述和示出了本發明的某些示範性的實施例時，應當理解的是，該實施例僅僅是示例性的而不限制本發明，並且此發明不限於示出並描述的特定的構造和布置，因為本領域技術人員可以進行變型。
[0022]整個說明書中涉及的「一個實施例」、「另一個實施例」、或「實施例」意指結合實施例所描述的特定的特徵、結構、或特性包括於本發明的至少一個實施例中。從而，整個說明書中多處出現的術語「在一個實施例中」或「關於實施例」不必指同一實施例。此外，特定的特徵、結構、或特性可以以任何適合的方式結合在一個或多個實施例中。
[0023]另外，創造性的方面存在於少於單個所公開的實施例的所有的特徵的特徵中。從而，詳細的描述之後的權利要求在此明確地併入此詳細的描述中，其中每一個權利要求自身可作為此發明的單獨的實施例。當已經根據幾個實施例描述了本發明時，本領域技術人員將認識到本發明不限於描述的實施例，但是能夠在所附權利要求的精神和範圍內實施修改和變動。描述從而被認為是示例性的而不是限制性的。
[0024]在此，描述了在自對準金屬帽的沉積中控制線邊緣粗糙度(「LER」)和線-至-線的間距的方法和設備。至少使一根導電線凹進以在襯底上的介電層中形成溝道。將阻止電遷移的帽層沉積於溝道中的凹進的導電線上。溝道自對準於導電線。溝道配置為使帽層含有在導電線的寬度內。即，使互連線凹進以使帽生長含有在自對準於互連線的溝道內。通過使用包括了提供獨立於晶體取向的刻蝕的均勻性的抑制劑(inhibitor)的化學物質(chemistry)將導電線刻蝕至預定的深度能夠形成溝道，如以下更詳細地描述的。於此描述的方法和設備能夠用於控制與選擇性地沉積的例如鈷帽的電遷移帽相關聯的LER的增加。即，通過使無電鍍帽含有在自對準於互連線的凹進內能夠阻止典型地與選擇性地沉積於金屬互連線上的電遷移帽相關聯的LER的增加和線-至-線的間距的降低。消除LER的增加和阻止線-至-線的間距的降低能夠減小失效的風險和增加具有降低的(例如，納米級)尺寸的電子器件的製造良品率。電子器件例如能夠是計算機系統架構器件，所述計算機系統架構器件例如是電晶體、存儲器、邏輯器件、以及任何其它集成電路和微電子器件。
[0025]圖2A示出了根據本發明的一個實施例的製造互連結構的襯底的截面圖200。在一個實施例中，襯底201包括單晶矽。在一個實施例中，襯底201包括絕緣矽(「SOI」)。對於替代的實施例，襯底可以包含例如磷化銦、砷化鎵、氮化鎵、矽鍺、以及氮化矽的化合物半導體。在另一個實施例中，襯底201可以包含例如玻璃和石英。襯底201可以包括具有例如電晶體、開關、光電器件、電容器、電阻器、互連部(未示出)的有源和無源器件的集成電路的一個或多個金屬化層。襯底201的集成電路的一個或多個金屬化層可以通過例如夾層電介質的介電材料(未示出)與相鄰的金屬化層分離。可以通過過孔(未示出)來對電性互連相鄰的金屬化層。
[0026]圖2B是根據本發明的一個實施例的在襯底201上方形成介電層203之後的、與圖2A類似的視圖。在一個實施例中，介電層203是夾層電介質(「ILD」)。在一個實施例中，介電層203是例如二氧化矽、氧化矽、以及摻碳氧化物(「CD0」)、或其任何組合的低k電介質。在一個實施例中，介電層203包含氮化物、氧化物、聚合物、磷矽玻璃、氟矽(「SiOF」)玻璃、有機矽酸鹽玻璃(「SiOCH」)、或其任何組合。在一個實施例中，介電層203包含旋塗低k介電材料。在一個實施例中，介電層203是二氧化矽。在另一個實施例中，介電層203是氮化矽。可以使用任何適合的沉積技術來沉積介電層203。在一個實施例中,可以使用例如化學氣相沉積(「CVD」)、濺射、旋塗的均厚沉積技術或另一種薄膜沉積技術來沉積介電層203。在一個實施例中 ，將介電層203沉積至大概50nm至2 μ m的範圍的厚度。
[0027]圖2C是根據本發明的一個實施例的在介電層203上沉積光刻膠層204以在介電層203中形成一個或多個開口部之後的、與圖2B類似的視圖。在一個實施例中，將光刻膠層204沉積於形成於介電層203上的硬掩膜層202上，如圖2C中示出的。在另一個實施例中，將光刻膠層204直接沉積至介電層203上。如圖2C中示出的，對光刻膠層204和硬掩膜層202進行構圖並且刻蝕，以形成諸如開口部220的開口部。對光刻膠和硬掩膜的構圖和刻蝕對於微電子器件製造的領域中的技術人員是熟知的。使用對於微電子器件製造的領域中的技術人員熟知的技術之一可以執行光刻膠的構圖和刻蝕。該技術可以包括對光刻膠進行掩膜，對掩膜的層進行曝光，以及然後對未曝光的部分進行顯影以去除曝光的光刻膠層的部分以在光刻膠層中形成窗口。在一個實施例中，曝光和去除光刻膠層的工藝可以在等離子反應器中執行。可以使用例如反應離子刻蝕(「RIE」)、溼法刻蝕、或其技術的任何組合來對硬掩膜202進行刻蝕，以暴露介電層203的部分。
[0028]圖2D是根據本發明的一個實施例的在介電層203中形成諸如開口部206的一個或多個開口部之後的、與圖2C類似的視圖。在一個實施例中，將諸如開口部206的開口部刻蝕通過諸如開口部220的硬掩膜203中的開口部。在另一個實施例中，通過將介電層刻蝕通過直接沉積至介電層203上的圖案化的光刻膠204中的開口部來形成開口部。在一個實施例中，使用例如等離子刻蝕的各向異性的幹法刻蝕來形成例如溝槽的介電層203中的開口部。在另一個實施例中，使用幹法刻蝕、溼法刻蝕、或對於微電子器件製造的領域中的技術人員熟知的其技術的組合來形成介電層203中的開口部。在一個實施例中，介電層203中的開口部具有大概0.005微米(「μπι」)至5μπι的範圍中的寬度，和大概0.005μπι至ΙΟμπι的範圍中的深度。在一個實施例中，開口部的尺寸由工藝中稍後形成於ILD203內的導電線的尺寸來確定。
[0029]在形成諸如開口部206之類的開口部之後，去除光刻膠和硬掩膜。將光刻膠和硬掩膜從介電層203中去除對於微電子器件製造的領域中的技術人員是熟知的。在一個實施例中，可以使用化學技術、機械技術或兩者來去除光刻膠和硬掩膜。
[0030]圖2Ε是根據本發明的一個實施例的在介電層203上方沉積導電層205之後的、與圖2D類似的視圖。如圖2Ε中示出的，導電層205的形成涉及用導電材料填充介電層203中的一個或多個開口部，以形成一根或根導電線。在一個實施例中，首先將基底層(未不出)沉積於覆蓋開口部的內部側壁和底部的介電層203上，並且然後將導電層205沉積於基底層上。在一個實施例中，基底層包括沉積於導電阻擋層(未不出)上的導電種子層(未不出)。種子層(seed layer)包含銅，並且導電阻擋層能夠包含鋁、鈦、鉭、氮化鉭、以及類似的金屬。導電阻擋層能夠用於阻止諸如銅導電材料從種子層擴散至ILD203中。另外，導電阻擋層能夠用於為種子層(例如，銅)提供粘附(adhesion)。在一個實施例中，為了形成基底層，將導電阻擋層沉積至覆蓋開口部的側壁和底部的介電層203上，並且然後將種子層沉積於導電阻擋層上。在另一個實施例中，導電基底層包括直接沉積至覆蓋開口部的側壁和底部的介電層203上的種子層。使用例如通過濺射、均厚沉積等的對於半導體製造的領域中的技術人員熟知的任何薄膜沉積技術可以沉積導電阻擋層和種子層中的每一層。在一個實施例中，導電阻擋層和種子層中的每一層具有大概I至IOOnm的範圍的厚度。在一個實施例中，阻擋層可 以是已經被刻蝕以建立對以下的金屬層的導電性的薄的電介質。在一個實施例中，可以完全省略阻擋層且銅線的合適的摻雜可以用於構造「自形成阻擋」。
[0031]導電層205填充諸如開口部206之類的開口部，並且覆蓋在介電層203的頂部上的開口部的外部的基底層(未示出)的部分。在一個實施例中，通過電鍍工藝將例如銅的導電層205沉積至銅的基底層的種子層上。在一個實施例中，使用對於微電子器件製造的領域中的技術人員熟知的大馬士革工藝將導電層205沉積至開口部中。在一個實施例中，使用例如電鍍、無電電鍍等對於半導體製造的領域中的技術人員熟知的選擇性的沉積技術將導電層205沉積至種子層上。在一個實施例中，用於導電層205的材料的選擇確定用於種子層的材料的選擇。例如，如果用於導電層205的材料包含銅，那麼用於種子層的材料也包含銅。在一個實施例中，導電層205包含例如銅(Cu)、釕(Ru)、鎳(Ni)、鈷(Co)、鉻(Cr)、鐵(Fe)、錳(Mn)、鈦(Ti)、鋁(Al)、鉿(Hf)、鉭(Ta)、鎢(W)、釩(V)、鑰(Mo)、鈀(Pd)、金(Au)、鉬Pt、或其任何組合。
[0032]圖2F是根據本發明的一個實施例的在將導電層205和基底層的部分從在開口部外部的介電層203的頂表面去除以形成諸如導電線208之類的圖案化的導電線之後的、與圖2E類似的視圖。例如使用刻蝕可以化學地、例如使用拋光可以機械地、或例如使用對於微電子器件製造的領域中的技術人員熟知的化學-機械拋光(「CMP」)技術的通過其技術的組合可以去除導電層205的部分。在一個實施例中，使用以上描述的方法在介電層203內形成一個或多個圖案化的導電線。在另一個實施例中，通過對沉積於介電層203的頂表面上的導電層進行構圖和刻蝕來形成導電線。對沉積於介電層203的頂表面上的導電層進行構圖和刻蝕對於微電子器件製造的領域中的技術人員是熟知的。在一個實施例中，例如厚度211的導電線的厚度在大概0.015μπι至I μπι的範圍中，例如寬度209的導電線的寬度在大概5nm至500nm的範圍中。在一個實施例中，例如間距207的導電線之間的間距從大約5nm至大約500nm。在一個實施例中，導電線之間的間距從大約2nm至大約lOOnm。
[0033]圖2G是根據本發明的一個實施例的在使襯底上方的介電層中的例如導電線208的導電線凹進之後的、與圖2F類似的視圖。如圖2G中示出的，諸如溝道212的溝道形成於介電層203中。如圖2G中示出的，諸如溝道212之類的溝道具有諸如側壁214和216之類的由介電層204構成的側壁和諸如由導電線208構成的底部218之類的由相應的導電線構成的底部。
[0034]在一個實施例中，溝道具有一深度，所述深度例如是從大約5nm至大約50nm的深度213。在一個實施例中，溝道的深度從大約2nm至大約20nm。在一個實施例中，溝道具有從諸如圖2F中示出的厚度211的導電線的厚度的大約10%至大約50%的深度。在一個實施例中，使導電線凹進基於帽層的厚度而確定的深度，如以下更詳細地描述的那樣。
[0035]圖3A是根據本發明的一個實施例的在使襯底301上方的介電層303中的諸如導電線305和導電線304之類的導電線凹進之後的、互連結構的三維視圖300。襯底301、介電層303、以及導電線305和304能夠是例如如以上描述的相應的襯底、介電層、以及導電線中的任一組。如圖3A中示出的，通過使導電線凹進使諸如溝道302和溝道307的溝道形成於襯底301上的介電層303中。如圖3A中示出的，溝道自對準於相應的導電線。例如，溝道307自對準於導電線305，並且溝道302自對準於導電線304。如圖3A中示出的，例如長度315的溝道的長度 是沿著導電線的長度，並且例如寬度307的溝道的寬度是沿著溝道線的寬度。在一個實施例中，溝道的長度基本上常與溝道的寬度。在一個實施例中，溝道的寬度小於lOOnm，並且溝道的長度至少為500nm。在一個實施例中，溝道的寬度是從大約5nm至大約500nm，並且溝道的長度從大約幾百納米至大約幾百微米。如圖3A中示出的，諸如導電線305和304之類的導電線由諸如間距309之類的距離分離開。在一個實施例中，諸如線305和304之間的導電線的間距從大約5nm至大約500nm。在一個實施例中，諸如線305和304之類的導電線之間的間距從大約2nm至大約lOOnm。
[0036]在一個實施例中，使諸如線208、線304以及305之類的導電線凹進包括:使用含有氧化劑、抑制劑、以及溶劑的化學物質來獨立於晶體取向對導電線進行均勻地刻蝕。即，將抑制劑和溶劑添加至刻蝕劑提供獨立於晶體取向的對導電材料的均勻的刻蝕(通過在刻蝕期間在導電材料形成鈍化層(未示出))。含有刻蝕劑、氧化劑、抑制劑、以及溶劑的溼法刻蝕化學物質提供對導電線的刻蝕的深度的控制，從而使得僅僅導電線的部分(例如，5%至50% )能夠凹進。
[0037]在一個實施例中，對導電線進行溼法刻蝕以提供免於(free from)圖案依賴(pattern dependence)和晶體偏好(crystallographic preference)的溝道的化學物質包括，質量份在大約1%至大約40%之間的刻蝕劑、質量份在大約1%至大約10%之間的氧化劑、以及質量份在大約0.1%至大約I %之間的抑制劑、和質量份在大約1%至大約60%之間的有機溶劑。在一個實施例中，對導電線進行溼法刻蝕的化學物質包括，從大約0.1%至大約70%的質量份的刻蝕劑(取決於刻蝕劑的刻蝕速率)、從大約0.1 %至大約10%的質量份的氧化劑(取決於氧化劑的濃度(strength))、從大約百萬分之(ppm) 50至大約1%的質量份的抑制劑；以及大約I至大約60%之間的質量份的溶劑。
[0038]在一個實施例中，刻蝕導電線的化學物質能夠包括:例如甘氨酸、乙二胺四乙酸、α-胺基酸、聚羧酸、或其組合的刻蝕劑；例如過氧化物、臭氧、高錳酸鹽、絡酸鹽、過硼酸鹽、次石鹽(hypohalite)、或其組合的氧化劑；例如唑、胺、胺基酸、磷酸鹽、膦酸酯(phosphonate)、或其組合的抑制劑；以及溶劑。溶劑能夠是例如水的水系統(優選的)或有機溶劑。有機溶劑的範例是碳酸丙烯酯、環丁碸、乙二醇醚、二氯甲烷等。
[0039]例如，關於用以刻蝕銅導電線的化學物質中的刻蝕劑，銅金屬典型地為零氧化態。為了刻蝕銅，要求將銅氧化至0+n氧化態，其中「η」能夠是1、2、3或4中任一個。典型地，Ist態和2d態是銅的更常見的氧化態。對於用作刻蝕劑的任何分子，其要求能夠結合銅氧化態1、2、3或4之一中的銅。通過使用分子中的第15族(氮族)、第16族(氧族)或第17族(滷族)原子，此結合典型地發生。在一個實施例中，刻蝕銅導電線的刻蝕劑例如是甘氨酸、乙二胺四乙酸、α-胺基酸、聚羧酸(例如為三羧酸的檸檬酸)、草酸以及丙二酸中的任一種的有機刻蝕劑。
[0040]例如，刻蝕銅導電線的化學物質中的氧化劑用於使銅氧化態從不溶的銅金屬變化至可溶的銅離子。氧化劑能夠從例如過氧化物(例如，過氧化氫)、臭氧、高錳酸鹽、絡酸鹽、過硼酸鹽、次石鹽的氧化劑中的任一種中選擇。
[0041]例如，為了以均勻的並且非晶體取向來刻蝕構成電流承載線的銅，將抑制器添加至化學物質是重要的。抑制器的角色是形成鈍化層(由抑制劑的分子以特定的和周期的方式結合銅形成的聚合物)。銅的受控制的刻蝕期間的此鈍化層的形成對於確保刻蝕的均勻性和阻止沿著晶體(例如 ，晶粒)邊界的刻蝕侵害(例如，形成空洞(void))是重要的。例如，在選擇的氧化劑和刻蝕劑組合中不被分解的任何抑制劑可以用於化學物質中，以刻蝕銅導電線。抑制劑的種類對於電子器件製造的領域中的技術人員是熟知的。例如，包括唑、胺、胺基酸、磷酸鹽以及膦酸酯的有機抑制劑中的任一種能夠用於化學物質中，以刻蝕銅導電線。
[0042]在另一個實施例中，通過使用包含檸檬酸和過氧化物的化學物質的溼法刻蝕來使導電銅線凹進。化學物質包含檸檬酸和過氧化物，然而，典型地具有能夠難以控制的高刻蝕速率。另外，包含檸檬酸和過氧化物的化學物質的刻蝕速率取決於可以產生粗糙的刻蝕的表面的晶體取向。腐蝕抑制劑的添加(例如，將苯並三唑(「BTA」)添加至化學物質)和有機溶劑中的檸檬酸和過氧化物的稀釋能夠顯著地減緩刻蝕速率，並且消除晶體的刻蝕性質，諸如沿著產生光滑表面的晶粒邊界刻蝕Cu中的空洞。
[0043]在一個實施例中，通過涉及將化學物質噴塗和澆注至導電線上中的任一種方法的溼法刻蝕來使導電線凹進。在一個實施例中，通過涉及將導電線沉浸至刻蝕化學物質溶液中的溼法刻蝕來使導電線凹進。在一個實施例中，通過在從大約15°C至大約50°C的溫度下進行預定時間的溼法刻蝕來使導電線凹進。在至少一個實施例中，通過例如等離子刻蝕的幹法刻蝕來使導電線凹進。
[0044]圖2H是根據本發明的一個實施例的在將帽層選擇性地沉積至溝道中的相應的凹進的導電線上以阻止電遷移的、類似於2G的視圖。使用如以上描述的化學物質刻蝕的導電線具有粘附帽層的光滑均勻的頂表面。如圖2H中示出的，將帽層215沉積至溝道212內的凹進的導電線208上。在一個實施例中，諸如溝道212的溝道配置為使帽層含有在例如圖2F中示出的寬度209的導電線的寬度內。即，凹進的導電線創建使帽層的生長含有在減輕線-至-線的間距的降低和LER的增大的溝道內的溝道。如圖2H中示出的，帽層215定位於溝道212的側壁內的導電線208上。在一個實施例中，通過無電沉積(例如電鍍)、化學氣相沉積(「CVD」)、物理氣相沉積(「PVD」)、或對於電子器件製造領域中的技術人員熟知的任何其它選擇性的沉積技術將帽層沉積於凹進的導電線上。在一個實施例中，諸如線208的導電線包括第一金屬，並且帽層包括不同於第一金屬的第二金屬，以阻止第一金屬來自導電線的第一金屬的電遷移。在一個實施例中，用於帽層的金屬比用於導電線的金屬更重，以阻止電遷移。
[0045]例如，導電線能夠由包含銅、鋁的金屬中的任一種金屬構成。在一個實施例中，諸如帽層215的帽層由鈷(「(:0」)、例如(:(^、(:018?、(:01?、(:018、(:01?、或其組合的鈷無電合金構成。在另一個實施例中，諸如帽層215的帽層由鎳(「Ni」)、例如NiBP、NiffBP, NiffP,NiWB、NiWP、或其組合的Ni無電合金構成。在另一個實施例中，諸如帽層215的帽層由例如作為純元素或合金的Pt、Pd、Ru、Ir、Rh的鉬(「Pt」)組金屬構成。關於Pt族金屬的典型的合金元素是W、B、P。在依然另一個實施例中，諸如帽層215的帽層由例如Ta、W、Mo、或其組合的難熔的金屬構成。
[0046]在一個實施例中，將Co帽層沉積至溝道內到凹進的Cu導電層上。在一個實施例中，將Ni帽層沉積至溝道內到凹進的Cu導電層上。在一個實施例中，將難熔的金屬帽層沉積至溝道內到凹進的Cu導電層上。
[0047] 在一個實施例中，使用無電沉積和例如CVD的氣相沉積中的任一種將包含Pt族金屬、Co、N1、或其組合的帽層沉積至例如銅、鋁的導電層上。在一個實施例中，使用對於電子器件製造領域中的技術人員熟知的CVD和PVD技術中的任一種將包括難熔金屬的帽層沉積至例如銅、鋁的導電層上。在一個實施例中，例如厚度221的帽層的厚度從大約2nm至大約50nm。在一個實施例中，金屬帽層的厚度足以阻止來自在下面的導電層的電遷移。在一個實施例中，帽層具有不大於其內沉積了帽層的溝道的深度的厚度。
[0048]圖3B是根據本發明的一個實施例的在將帽層沉積至由凹進的導電線形成的相應的溝道中之後的、類似於圖3A的視圖310。如圖3B中示出的，將諸如帽層311和319的帽層選擇性地沉積至諸如溝道302和溝道307的相應的溝道中，如以上描述的。如圖3A中示出的，使帽層含有於其相應的溝道內。如圖3B中示出的，帽層319與帽層311由間距309分離。在一個實施例中，導電線305和304之間的間距與帽層319和311之間的間距是相同的。
[0049]圖4是根據本發明的一個實施例的具有選擇性地沉積於由在襯底上的介電層401中的凹進的導電線形成的溝道內的帽層的互連結構400的俯視圖。如圖4中示出的，基本上降低了諸如互連線403的互連線的LER，互連線的邊緣時光滑的，以及諸如線-至-線的間距405的線-至-線的間距增大並且保持在線之間。在一個實施例中，線-至-線的間距增大2x帽厚度。這能夠導致電場和電介質擊穿的時間的相當顯著的減小，尤其對於具有20nm線和20nm間距的未來技術節點。如今熟知的工作的最小的帽厚度是5nm。這意指利用常規的方法，線-線的間距可以是10nm，而不是掩膜板上畫的20nm。此外，當前，垂懸中的凸起的尺寸傾向於是大約帽厚度的50%。對於使用以上描述的方法的5-10nm的典型的帽厚度，LER能夠獨立於線寬減小3-5nm。對於未來的20nm技術節點，LER減小3_5nm能夠導致互連結構的線-至-線的間距增大15-20%。
[0050]圖5示出了數據處理系統500的示範性的實施例的框圖，該數據處理系統500具有一個或多個電子器件，例如電晶體、諸如存儲器504和存儲器518的存儲器、諸如處理邏輯器件526的處理邏輯器件、以及使用於此描述的方法構建的任何其它集成電路和微電子器件。如圖5中示出的，系統500包括具有處理邏輯526的處理器502。在至少一些實施例中，處理邏輯526在襯底上的介電層中含有至少一根導電線、在一根導電線上的介電層中含有溝道；以及在溝道中的至少一根導電線上含有帽層以阻止電遷移，如於此描述的。在至少一些實施例中，存儲器504和518的每個在襯底上的介電層中含有至少一根導電線，在一根導電線上的介電層中含有溝道；以及在溝道中的至少一根導電線上含有帽層以阻止電遷移，如於此描述的。
[0051]在替代的實施例中，數據處理系統可連接(例如聯網)至區域網(LAN)、內聯網、外聯網、或英特網中的其它機器。數據處理系統可以運行在客戶機-伺服器網絡環境中的伺服器或客戶機機器的能力中，或作為對等(或分布式)網絡環境中的對等機而運行。數據處理系統可以是個人計算機(PC)、平板PC、機頂盒(STB)、個人數字助理(PDA)、蜂窩電話、網絡器具、伺服器、網絡路由器、交換機或橋接器、或能夠執行指定待由數據處理系統採取的行為的一組指令(順序的或其它方式的)的任何機器。進一步地，儘管僅示例了單個數據處理系統，術語「數據處理系統」還應該被視為包括數據處理系統的任何集合，其能夠單獨地或共同地執行一組(或多組)指令以執行於此描述的方法中的任何一個或多個。
[0052]示範性的數據處理系統500包括經由總線530彼此通信的處理器502、主存儲器504 (例如，只讀存儲器 (ROM)、閃速存儲器、諸如同步DRAM (SDRAM)或Rambus DRAM (RDRAM)的動態隨機存取存儲器(DRAM)等)、靜態存儲器506(例如，閃速存儲器、靜態隨機存取存儲器(SRAM)等)、以及二級存儲器518 (例如，數據儲存器件)。
[0053]處理器502表示一個或多個諸如微處理器、中央處理單元等之類的通用處理器件。更具體地，處理器502可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、執行其它指令集的處理器、或執行指令集的組合的處理器。處理器502也可以是諸如專用集成電路(ASIC)、現場可編程門陣列(FPGA)、數位訊號處理器(DSP)、網絡處理器等的一個或多個專用處理器件。處理器502配置為執行用於執行於此描述的操作的處理邏輯526。
[0054]計算機系統500還可以包括網絡接口裝置508。計算機系統500還可以包括視頻顯示單元510(例如，液晶顯示器(IXD)、發光二級管顯示器(LED)、或陰極射線管(CRT))、字母數字輸入器件512 (例如，鍵盤)、光標控制器件514 (例如，滑鼠)、以及信號生成器件516 (例如,揚聲器)。
[0055]二級存儲器518可以包括其上儲存了體現於此描述的方法或功能中的任何一個或多個的一組或多組的指令(例如，軟體522)的機器可存取的儲存介質(或更具體地，計算機可讀的儲存介質)531。在由也構成機器可讀的儲存介質的計算機系統500、主存儲器504和處理器502執行期間，軟體522也可以完全或至少部分地駐留在主存儲器504內和/或處理器502內。軟體522還可以經由網絡接口器件508在網絡520上被傳輸或接收。[0056]儘管在示範性的實施例中將機器可存取的儲存介質531示出為單個介質，術語「機器可讀的儲存介質」應該被視為包括儲存一組或多個指令的單個介質或多個介質(例如，集中式或分散式的資料庫、和/或相關聯的高速緩存以及伺服器)。術語「機器可讀的儲存介質」也應該被視為包括能夠儲存或編碼用於由機器執行並且引起機器執行本發明的方法中的任何一個或多個方法的一組指令的任何介質。術語「機器可讀的儲存介質」應該相應地被視為包括但不限於固態存儲器、和光學介質和磁介質。
[0057]在替換的實施例中，圖5示例了計算器件500。計算器件500覆蓋(house)板530。板可以包括若干組件，包括但不限於處理器502和至少一個通信晶片508。處理器502物理率禹合併且電稱合至板530。在一些實施方式中，至少一個通信晶片508也物理稱合併且電率禹合至板530。在進一步的實施方式中，將通信晶片508集成於處理器502內。
[0058]計算器件500根據其應用可以包括物理或非物理耦合、電或非電耦合至板530的其它組件。這些其它組件包括但不限於易失性存儲器(例如，DRAM)、非易失性存儲器(例如，ROM)、閃速存儲器、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸屏顯示器、觸屏控制器、電池、音頻編解碼 器、視頻編解碼器、功率放大器、全球定位系統(GPS)器件、羅盤、加速度表、陀螺儀、擴音器、相機、以及大容量儲存器件(諸如硬碟驅動器、固態驅動器、光碟(⑶)驅動器、數字通用盤(DVD)驅動器、等等)。
[0059]通信晶片508使得用於將數據傳遞至計算器件500和從計算器件500傳遞出的無線通信成為可能。術語「無線」和其衍生物可以用於描述可以通過通過非固態介質使用經調製的電磁輻射對數據進行通信的電路、器件、系統、方法、技術、通信溝道等。儘管在一些實施例中相關聯的器件可能不含有任何電線，但該術語並不意味相關聯的器件不含有任何電線。通信晶片508可以實施包括但不限於W1-Fi(IEEE802.11族)、WiMAX(IEEE802.16族)、IEEE802.20、長期演進(LTE)、EvDO, HSPA+, HSDPA+, HSUPA+, EDGE、GSM、GPRS、CDMA、TDMA,DECT、藍牙、其它們的衍生物的若干無線標準或協議中的任一個、以及被標明為3G、4G、5G、及其以後的任何其它無線協議中的任一個。計算器件500可以包括多個通信晶片508。例如，第一通信晶片508可以專用於諸如W1-Fi和藍牙的更短程無線通信，並且第二通信晶片1006可以專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE, Ev_D0、以及其它的更遠程無線通?目。
[0060]計算器件500的處理器502包括封裝於處理器502內的集成電路裸片。在本發明的一些實施方式中，處理器的集成電路裸片包括一個或多個諸如電晶體或金屬互連的器件，該器件是使用用以控制如於此描述的自對準的金屬帽的沉積中的線邊緣粗糙度和線-至-線的間距的方法和設備而形成的。術語「處理器」可以指處理來自寄存器和/或存儲器的電子數據以將該電子數據轉變為可以儲存於寄存器和/或存儲器中的其它電子數據的任何器件或器件的部分。
[0061]通信晶片508也包括封裝於通信晶片508內的集成電路裸片。根據本發明的另一個實施方式，通信晶片的集成電路裸片包括一個或多個諸如電晶體或金屬互連的器件，該器件是使用用以控制如於此描述的自對準的金屬帽的沉積中的線邊緣粗糙度和線-至-線的間距的方法和設備而形成的。
[0062]在進一步的實施方式中，裝在計算器件600內的另一元件可以包含包括一個或多個諸如電晶體或金屬互連的器件的集成電路裸片，該器件是使用用以控制如於此描述的自對準的金屬帽的沉積中的線邊緣粗糙度和線-至-線的間距的方法和設備而形成的。
[0063]在各個實施方式中，計算器件500可以是膝上型計算機、上網本、筆記本、超極本、智慧型手機、平板、個人數字助理(PDA)、超移動PC、行動電話、臺式計算機、伺服器、印表機、掃描儀、監視器(monitor)、機頂盒、娛樂控制單元、數字相機、可攜式音樂播放器、或數字視頻錄像機。在更多的實施方式中，計算器件500可以是處理數據的任何其它電子器件。
[0064]在前述的說明書中，已經參照其具體的示範性的實施例描述了本發明的實施例。在不脫離如下面的權利要求中闡述的本發明的實施例的更廣的精神和範圍的情況下，做出各種修改是顯而易見的。因此 ，說明書和圖樣應被認為是示例性意義而非限定性意義。
【權利要求】
1.一種製造電子器件的方法，包括: 使襯底上方的介電層中的至少一根導電線凹進，以形成溝道；以及 在所述溝道中的凹進的所述導電線上沉積帽層，以阻止電遷移。
2.根據權利要求1所述的方法，其中，所述凹進包括: 獨立於晶體取向而均勻地刻蝕所述至少一根導電線。
3.根據權利要求1所述的方法，其中，所述溝道自對準於所述導電線。
4.根據權利要求1所述的方法，其中，使所述至少一根導電線凹進一深度，所述深度是基於所述帽層的厚度來確定的。
5.根據權利要求1所述的方法，其中，通過無電電鍍、化學氣相沉積、或物理氣相沉積來將所述帽層沉積在凹進的所述導電線上。
6.根據權利要求1所述的方法，進一步包括 在所述襯底上方形成介電層； 在所述介電層中形成至少一個開口部；以及 用導電材料填充所述至少一個開口部，以形成所述至少一根導電線。
7.根據權利要求1所述的方法，其中，所述至少一根導電線包括第一金屬，並且所述帽層包括不同於所述第一金屬的第二金屬。
8.一種控制線邊緣粗糙度的方法，包括: 利用第一化學物質將襯底上方的介電層中至少一根導電線刻蝕至預定的深度，以形成自對準於所述導電線的溝道，其中，所述溝道被配置為使帽層包含在所述至少一根導電線的寬度內，並且其中，所述第一化學物質包括抑制劑，所述抑制劑被配置為提供獨立於晶體取向的刻蝕均勻性。
9.根據權利要求8所述的方法，其中，所述第一化學物質包括:質量份在大約0.1%至大約70%之間的刻蝕劑、質量份在大約0.1%至大約10%之間的氧化劑、以及質量份大約在50ppm至大約I %之間的抑制劑。
10.根據權利要求9所述的方法，其中，所述刻蝕劑包含甘氨酸、乙二胺四乙酸、α-胺基酸、聚羧酸、或其組合；所述氧化劑包含過氧化物、臭氧、高錳酸鹽、絡酸鹽、過硼酸鹽、次石鹽、或其組合，所述抑制劑包含唑、胺、胺基酸、磷酸鹽、膦酸酯、或其組合。
11.根據權利要求8所述的方法，進一步包括: 將所述帽層沉積在所述溝道中的被刻蝕的所述導電線上。
12.根據權利要求8所述的方法，其中，基於所述帽層的厚度來確定所述深度。
13.—種設備,包括: 位於襯底上方的介電層中的至少一根第一導電線，以及 第一帽層，所述第一帽層被選擇性地沉積在所述介電層的第一側壁內的所述至少一根第一導電線上，以阻止電遷移。
14.根據權利要求13所述的設備，其中，所述第一帽層自對準於所述第一導電線。
15.根據權利要求13所述的設備，其中，所述第一導電線包括第一金屬，並且所述第一帽層包括不同於所述第一金屬的第二金屬。
16.根據權利要求13所述的設備，進一步包括: 第二帽層，所述第二帽層被選擇性地沉積在所述介電層的第二側壁內的第二導電線上，所述第二導電線與所述至少一根第一導電線相距第一間距，並且其中，所述第二帽層與所述第一帽層相距所述第一間距。
17.根據權利要求13所述的設備，其中，所述至少第一導電線在距離所述介電層的頂表面的5納米至50納米的深度處。
18.根據權利要求13所述的設備，其中，所述第一導電線在距離所述介電層的頂表面的一深度處，所述深度為所述第一導電線的厚度的10%至50%。
19.根據權利要求13所述的設備，其中，所述至少一根第一導電線是併入到數據處理系統中的互連部。
20.根據權利要求13所述的設備，其中，所述介電層中的所述至少一根第一導電線和第二導電線之間的間 距為5nm至500nm。
【文檔編號】H01L21/28GK104025261SQ201180074611
【公開日】2014年9月3日 申請日期:2011年11月4日 優先權日:2011年11月4日
【發明者】B·博亞諾夫, K·J·辛格 申請人:英特爾公司