一種基於SignaltapⅡ的FPGA開發板測試方法
2023-08-03 13:14:26
一種基於SignaltapⅡ的FPGA開發板測試方法
【專利摘要】本發明公開了一種基於SignaltapⅡ的FPGA開發板測試方法，其中所述FPGA開發板包括FPGA晶片，測試步驟如下：(S10)設置一波形初始化文件；(S20)通過FPGA晶片調用IP核生成一個ROM，並將該波形初始化文件存放於該ROM中；(S30)對該ROM的埠進行例化，使之與FPGA晶片的相應信號綁定；(S40)通過Signaltap?Ⅱ獲取FPGA晶片內信號，顯示波形並獲得測試結果。本發明構思巧妙，通過簡單的設置和操作就能利用Signaltap?Ⅱ完成對FPGA開發板的管腳是否接觸良好進行檢測，不僅檢測結果準確，而且相比傳統檢測方法能夠大大減少硬體資源的消耗，並且檢測速度快，能夠大大縮短檢測周期。
【專利說明】—種基於S i gna I tap II的FPGA開發板測試方法
【技術領域】
[0001]本發明涉及FPGA測試【技術領域】,具體地講,是涉及一種基於Signaltap II的FPGA開發板測試方法。
【背景技術】
[0002]FPGA(Field — Programmable Gate Array,即現場可編程門陣列)器件已經成為當今世界上最富有吸引力的半導體器件，在現代電子系統設計中扮演這越來越重要的角色。
[0003]FPGA開發板能為初學者提供良好的學習平臺，並能夠使初學者迅速了解和掌握FPGA的相關開發技術。在FPGA開發板中，存在著管腳密集、間距小和容易氧化等問題，從而導致焊接不良或接觸不良等現象，會影響整個FPGA開發板的功能。
[0004]傳統的FPGA開發板測試方法通常採用外接嵌入式邏輯分析儀進行測試分析，但是傳統的專業外部邏輯分析儀因價格昂貴和測試複雜逐步退出歷史舞臺。與此同時，在業界內也湧現了大量的硬體測試手段，比如通過外接串口、LED或數碼管測試板等，採用這些傳統的硬體測試手段因其測試電路複雜讓工程師們筋疲力盡，同時也消耗了巨大的成本。
[0005]Signaltap II是一種FPGA在線片內信號分析工具，它具有幹擾小、升級快和使用簡單等優點。通過正確的使用它可以自由、方便的實時讀取FPGA的內部信號並觀察系統設計的內部信號波形，為用戶查找設計缺陷提供了便利。
[0006]Quartus II是Altera公司的綜合性PLD/FPGA開發軟體，支持原理圖、VHDL、VerilogHDL 以及 AHDL (Altera Hardware Descript1n Language)等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬體配置的完整PLD設計流程。
【發明內容】
[0007]為了解決上述現有技術的問題，本發明提供一種能夠快速、方便、直觀且精準地檢測出FPGA開發板焊接不良或接觸不良等缺陷的基於Signaltap II的FPGA開發板測試方法，達到既提高FPGA開發板測試速度，又節省硬體資源消耗的目的。
[0008]為了實現上述目的，本發明採用的技術方案如下:
[0009]一種基於Signaltap II的FPGA開發板測試方法，其中所述FPGA開發板包括FPGA晶片，測試步驟如下:
[0010](SlO)設置一波形初始化文件；
[0011](S20)通過FPGA晶片調用IP核生成一個R0M，並將該波形初始化文件存放於該ROM 中；
[0012](S30)對該ROM的埠進行例化，使之與FPGA晶片的相應信號綁定；
[0013](S40)通過Signaltap II獲取FPGA晶片內信號，顯示波形並獲得測試結果。
[0014]具體來講，所述步驟(S40)中的測試結果為，若顯示的波形與波形初始化文件設置的波形一致，則說明FPGA開發板正常，反之則說明FPGA開發板存在缺陷。這種缺陷即是FPGA開發板焊接不良或接觸不良等缺陷。所謂IP核(Intellectual Property core)是指將一些在數字電路中常用但比較複雜的功能塊設計成參數可修改的模塊，讓其他用戶可以直接調用這些模塊實現相應功能。所謂ROM是只讀內存(Read-Only Memory)的簡稱,是一種只能讀出事先所存數據的存儲器。所謂埠例化，是將一個模塊在另一個模塊中引用，從而建立起橋接的關係。
[0015]進一步地，所述步驟(SlO)中設置波形初始化文件的步驟包括:
[0016](Sll)選定一種波形；
[0017](S12)對選定的波形進行全局參數設定；
[0018](S13)將設定好的波形保存為波形初始化文件。
[0019]為了便於不同的分析測試需求，所述步驟(Sll)中，供選擇的波形包括正弦波、方波、三角波、鋸齒波。
[0020]為了便于波形圖像的數據化準確，所述步驟(S12)中，所述波形的全局參數包括數據長度、數據位寬、數據格式、數據採樣頻率。
[0021]為了滿足波形文件數據傳輸的匹配性，所述步驟(S13)中，所述波形初始化文件保存為mif格式文件。
[0022]為了節省PFGA調用的硬體資源，所述步驟(S20)中，生成的ROM的數據長度和數據位寬與設定的波形的全局參數匹配。
[0023]為了更準確地獲取ROM中的信息，所述步驟(S30)中通過例化綁定的信號包括ROM的埠的地址信號、時鐘信號和輸出信號，從而實現對ROM的具體操作。
[0024]為了便於在線獲得FPGA的信號，所述步驟(S40)中還通過Signaltap II對要觀察的波形信號和時鐘信號進行適應性設置。
[0025]與現有技術相比，本發明具有以下有益效果:
[0026](I)本發明構思巧妙,通過簡單的設置和操作就能利用Signaltap II完成對FPGA開發板的管腳是否接觸良好進行檢測，不僅檢測結果準確，而且相比傳統檢測方法能夠大大減少硬體資源的消耗，並且檢測速度快，能夠大大縮短檢測周期。
[0027](2)本發明先是人為地在FPGA晶片內部預設一波形文件，再通過對FPGA晶片的操作處理該波形文件，最後通過Signaltap II抓取FPGA晶片內部信號，由於此時FPGA內部只會對該波形文件進行處理，那麼抓取到的信號也是其對該波形文件處理的信號，通過簡單對比便可了解所抓取的信號是否正常，從而驗證FPGA晶片管腳的焊接是否良好，由此實現PFGA開發板缺陷的檢測。
[0028](3)本發明中通過波形設置軟體編輯處理預設的波形初始化文件，能夠大大提高初始化文件的處理效率，從而提高檢測速度，縮短檢測周期。
[0029](4)本發明可以利用Quartus II將各步驟整合為一工程，在測時只需將待檢FPGA開發板直接接入並調用執行該工程即可獲知結果，無需現場再對待檢FPGA開發板做過多處理，極其簡便，實用性極強，非常適合推廣應用。
【專利附圖】
【附圖說明】
[0030]圖1為本發明的流程圖。
[0031]圖2為本發明-實施例中利用Signaltap II獲取的波形信號示意圖。
【具體實施方式】
[0032]下面結合附圖和實施例對本發明作進一步說明，本發明的實施方式包括但不限於下列實施例。
[0033]實施例
[0034]該基於Signaltap II的FPGA開發板測試方法，主要用於對FPGA開發板的管腳是否接觸良好進行檢測，其中，FPGA開發板包括FPGA晶片。使用該方法可以直接通過計算機實現對FPGA開發板的檢測，極大地減少了傳統方法中硬體資源的消耗，不僅能夠大大縮短檢測周期，而且檢測準確度高。
[0035]具體來講，如圖1所示，該方法的測試步驟如下:
[0036](SlO)設置一波形初始化文件；對於該初始化文件的設置，可以通過波形軟體設置生成，也可以由操作人員人工編程生成；本實施例選用Guagle wave軟體生成波形初始化文件，具體如下；
[0037](Sll)先預設確定一種波形，可根據不同的測試需求選擇正弦波、方波、三角波、鋸齒波或其他，本實施例預設為正弦波；
[0038](S12)對該正弦波進行全局參數設定，包括數據長度、數據位寬、數據格式、數據採樣頻率，本實施例中設定為數據長度256words、數據位寬8bits、數據格式為16進位和數據採樣頻率為1000Hz ；
[0039](S13)將該設定好參數的正弦波保存為格式為.mif的波形初始化文件。
[0040](S20)通過FPGA晶片調用IP核生成一個R0M，並將該波形初始化文件存放於該ROM中，其中，生成的ROM的數據長度和數據位寬與設定的波形的相應參數匹配。
[0041](S30)對該ROM的埠進行例化，使之與FPGA晶片的相應信號綁定，以滿足在先邏輯分析的條件；其中，在Quartus軟體中利用Verilog語言編寫測試程序以實現對該ROM的埠例化，具體地，本實施例中的測試程序如下:
[0042]
module 1in_use( elk,
rst，
sin//定義時鐘、復位和正弦埠
)；
input elk;
input rst;//定義輸入信號
output [7:0] sin; //定義輸出信號 reg [8:0] addr; //定義 9 位地址
roml u_rom I (,address(addr),.clock(clk),.q(sin));//例化 ROM 的埠
[0043]包括地址、時鐘和輸出。此處roml是調用的rom，u_roml就是上面定義的埠，通過埠例化能夠很好地將rom的埠和FPGA的相應埠橋接在一起
[0044]
【權利要求】
1.一種基於Signaltap II的FPGA開發板測試方法，其特徵在於，所述FPGA開發板包括FPGA晶片，測試步驟如下: (510)設置一波形初始化文件； (S20)通過FPGA晶片調用IP核生成一個ROM，並將該波形初始化文件存放於該ROM中； (S30)對該ROM的埠進行例化，使之與FPGA晶片的相應信號綁定； (S40)通過Signaltap II獲取FPGA晶片內信號，顯示波形並獲得測試結果。
2.根據權利要求1所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(S40)中的測試結果為，若顯示的波形與波形初始化文件設置的波形一致，則說明FPGA開發板正常，反之則說明FPGA開發板存在缺陷。
3.根據權利要求1或2所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(SlO)中設置波形初始化文件的步驟包括: (511)選定一種波形； (512)對選定的波形進行全局參數設定； (513)將設定好的波形保存為波形初始化文件。
4.根據權利要求3所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(Sll)中，供選擇的波形包括正弦波、方波、三角波、鋸齒波。
5.根據權利要求3所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(S12)中，所述波形的全局參數包括數據長度、數據位寬、數據格式、數據採樣頻率。
6.根據權利要求3所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(S13)中，所述波形初始化文件保存為mif格式文件。
7.根據權利要求1所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(S20)中，生成的ROM的數據長度和數據位寬與設定的波形的全局參數匹配。
8.根據權利要求1所述的一種基於SignaltapII的FPGA開發板測試方法，其特徵在於，所述步驟(S30)中通過例化綁定的信號包括ROM的埠的地址信號、時鐘信號和輸出信號。
【文檔編號】G01R31/3167GK104133174SQ201410404664
【公開日】2014年11月5日 申請日期:2014年8月15日 優先權日:2014年8月15日
【發明者】柳炳琦, 劉明哲, 庹先國, 成毅, 魏丁一, 曾柯 申請人:成都理工大學