一種cmos圖像傳感器及其製造工藝方法
2023-07-24 23:19:21 1
專利名稱：一種cmos圖像傳感器及其製造工藝方法
技術領域：
本發明涉及一種CMOS (互補金屬氧化物半導體)圖像傳感器；此外， 本發明還涉及該CMOS圖像傳感器的製造工藝方法。
背景技術：
在圖像傳感器領域，CCD (電荷藕合器件) 一直處於主導地位。但是， 由於其製造工藝與CMOS工藝無法兼容，信號處理電路無法與CCD集成在 同一晶片上，給CCD在製造成本和系統解決方案上帶來了無法克服的局 限。近年來，CMOS圖像傳感器(有源像素)技術迅速發展。CMOS圖像傳 感器的製造工藝與信號處理晶片的CMOS電路製造工藝完全兼容，因此可 以很方便的將圖像傳感器與信號處理集成在同一晶片上,不僅降低了系統 成本，而且使系統的功耗降低，系統集成方案更加簡單，並更加微型化。通常在CMOS集成電路中，多晶矽用來作為M0S電晶體的柵極並可用 作電路連線。隨著集成度的提高，多晶矽線條變細，其線條電阻越來越大， 不能滿足其作為連線的要求。因此， 一系列的方法和技術被研發出來用於降低多晶矽層的電阻。諸 如多晶摻雜，多晶矽層加上鎢矽化合物層，或自對準金屬矽化物 (Salicide)技術等。圖像傳感器與信號處理電路的集成，以及CM0S圖像傳感器集成度的
提高，不可避免地增加系統的複雜程度，使晶片上金屬線層數增加。由此增加了在光電二極體表面的介電層厚度，使入射光減弱，制約了CM0S圖 像傳感器光學性能的提高。為了減少金屬連線層數，通常採用多晶矽層輔助連線。但是當集成度 高到一定規模時，像素陣列中的多晶矽連線顯著變細變長，導致連線電阻 顯著變大，即使採用現有的降低多晶矽層電阻的技術，也不能滿足其作為 獨立連線的要求。發明內容本發明要解決的技術問題是提供一種CMOS圖像傳感器，其能顯著改 善CMOS圖像傳感器的性能，並能降低製造工藝的複雜度和製造成本；為 此，本發明還要提供一種上述CMOS圖像傳感器的製造工藝方法。為解決上述技術問題，本發明的CMOS圖像傳感器，其中的多晶矽上 有金屬層，形成多晶矽加金屬層結構。所述的多晶矽加金屬層結構作為柵極和柵層連線。所述的多晶矽加金屬層結構採用在多晶矽上局部或整體覆蓋金屬。上述CM0S圖像傳感器的製造工藝方法釆用的第一種技術方案是，所 述的多晶矽加金屬層結構的實現方法包括如下步驟步驟一，澱積多晶矽和金屬膜，步驟二，光刻多晶矽層圖形，步驟三，多晶矽及金屬膜刻蝕，步驟四，繼續電晶體及光電二極體形成的工藝。上述CM0S圖像傳感器的製造工藝方法採用的第二種技術方案是，所
述的多晶矽加金屬層結構的實現方法包括如下步驟 第一步，多晶矽柵工藝完成前道工序；第二步，澱積層間介電膜ILD1，並用化學機械平面化工藝方法減薄 其厚度並使之表面平坦化，然後光刻並刻蝕所需的局部圖形，形成直達多 晶矽表面的溝漕結構；第三步，澱積金屬阻擋層和金屬；第四步，採用化學機械平面化工藝方法或反刻方法去除ILD1表面的 金屬阻擋層和金屬，保留在溝漕裡的金屬與多晶矽形成電學接觸，以降低 多晶矽的電阻；第五步，繼續在矽片表面澱積層間介電膜ILD2，並繼續接觸孔形成等後道工序。本發明具有以下有益效果本發明用"多晶矽加金屬層"的複合結構 代替多晶矽(及Salicide)，在多晶矽上局部或整體覆蓋金屬，使多晶矽 和金屬形成電學接觸，從而降低多晶矽的電阻。在本發明條件下，可以減 小CMOS圖像傳感器晶片(含或不含信號處理電路)中多晶矽的電阻。
以下結合附圖及實施例對本發明作進一步詳細的說明
圖1至圖4是本發明實施例1的CMOS圖像傳感器中多晶矽加金屬層 結構的製造工藝方法示意圖；圖5至圖8是本發明實施例2的CMOS圖像傳感器中多晶矽加金屬層 結構的製造工藝方法示意圖。
具體實施方式
實施例1實現本發明CMOS圖像傳感器中多晶矽加金屬層結構的製造工藝流程如下1、 如圖1所示，澱積多晶矽和金屬膜(含或不含防反射層)；2、 如圖2所示，光刻多晶矽層圖形；3、 如圖3所示，多晶矽及金屬層刻蝕；4、 如圖4所示，繼續電晶體及光電二極體形成的工藝。 實施例2另一種實現本發明CMOS圖像傳感器中多晶矽加金屬層結構的製造工 藝流程如下1、 如圖5所示，多晶矽柵(含或不含鎢矽層)工藝完成前道工序， 形成多晶矽柵、電晶體和光電二極體；2、 如圖6所示，澱積適當厚度的層間介電膜ILD1 (含或不含終止層 STOP LAYER),並用CMP (化學機械平面化工藝)方法減薄到適當厚度並 使之表面平坦化，然後光刻並刻蝕所需的局部圖形，形成直達多晶矽表面 的溝漕結構；3、 如圖7所示，澱積適當厚度的金屬阻擋層(Barrier Layer)和金屬，形成柵金屬層；4、 如圖8所示，用CMP或反刻(ETCH BACK)方法去除ILDl表面的 金屬阻擋層(Barrier Layer)和金屬，保留在溝漕裡的金屬與多晶矽形 成電學接觸，以降低多晶矽的電阻；5、 繼續在矽片表面澱積適當厚度的層間介電膜(ILD2)，並繼續接觸孔形成等後道工序。
權利要求
1、一種CMOS圖像傳感器，其特徵在於，該CMOS圖像傳感器中的多晶矽上有金屬層，形成多晶矽加金屬層結構。
2、 如權利要求1所述的CMOS圖像傳感器，其特徵在於，所述的多晶 矽加金屬層結構作為柵極和柵層連線。
3、 如權利要求1或2所述的CMOS圖像傳感器，其特徵在於，所述的 多晶矽加金屬層結構採用在多晶矽上局部或整體覆蓋金屬。
4、 一種權利要求l-3任一項所述的CM0S圖像傳感器的製造工藝方法， 其特徵在於，所述的多晶矽加金屬層結構的實現方法包括如下步驟步驟一，澱積多晶矽和金屬膜，步驟二，光刻多晶矽層圖形，步驟三，多晶矽及金屬膜刻蝕，步驟四，繼續電晶體及光電二極體形成的工藝。
5、 一種權利要求1-3任一項所述的CM0S圖像傳感器的製造工藝方法， 其特徵在於，所述的多晶矽加金屬層結構的實現方法包括如下步驟第一步，完成包括多晶矽柵刻蝕和源漏注入在內的前道工序； 第二步，澱積層間介電膜ILD1，並用化學機械平面化工藝方法減薄其厚度並使之表面平坦化，然後光刻並刻蝕所需的局部圖形，形成直達多晶矽表面的溝漕結構；第三步，澱積金屬阻擋層和金屬；第四步，採用化學機械平面化工藝方法或反刻方法去除ILD1表面的 金屬阻擋層和金屬，保留在溝漕裡的金屬與多晶矽形成電學接觸，以降低多晶矽的電阻；第五步，繼續在矽片表面澱積層間介電膜ILD2，並繼續接觸孔形成
全文摘要
本發明公開了一種CMOS圖像傳感器，該CMOS圖像傳感器中的多晶矽上局部或整體覆蓋金屬，形成多晶矽加金屬層結構。本發明還公開了該CMOS圖像傳感器的製造工藝方法。本發明能減小CMOS圖像傳感器晶片中多晶矽的電阻，從而顯著改善CMOS圖像傳感器的性能，並能降低製造工藝的複雜度和製造成本。
文檔編號H01L21/768GK101114659SQ200610029338
公開日2008年1月30日 申請日期2006年7月25日 優先權日2006年7月25日
發明者傑 李, 李文強, 趙立新 申請人:格科微電子(上海)有限公司