多域異構光網絡邊界節點實驗原型系統的製作方法

2023-07-17 23:30:21 1

專利名稱：多域異構光網絡邊界節點實驗原型系統的製作方法
技術領域：
本實用新型屬於光纖通信網絡技術領域，特別是融合了波長路由技術、光突發交換技術和光軌網絡時隙分配技術的多域、異構型光網絡邊界節點。
背景技術：
隨著光纖通信技術的迅速發展，人們提出了很多新型的光纖通信網絡技術，如波長路由技術、光突發交換技術、光分組交換技術、光波帶交換技術、光軌網絡技術等。上述光纖通信網絡技術的設計目標是實現全光通信或者提高現有光網絡的資源利用率。然而，每種技術都存在其適用範圍。例如，波長路由技術適用於廣域網；光突發交換技術和光軌網絡技術適用於城域網。此外，上述光纖通信網絡技術有可能是共存於同一個光網絡中，或者是作為其他技術的輔助技術而存在。因此，設計一種適合多域、支持多種光纖通信網絡技術共 存的異構型光網絡邊界節點，對於提高光網絡技術的實用化具有重要的理論意義和實用價值。目前，在各類中文文獻中，尚無關於融合了波長路由技術、光突發交換技術和光軌網絡時隙分配技術的多域、異構型光網絡邊界節點的設計原理、實驗原型系統等方面的報導。
發明內容為了克服現有的光網絡邊界節點的不能適合多域、支持多種光纖通信網絡技術共存的不足，本實用新型採用ARM/FPGA硬體開發平臺和光端機等構建一個融合了波長路由技術、光突發交換技術和光軌網絡時隙分配技術的多域異構光網絡邊界節點實驗原型系統。本實用新型解決其技術問題所採用的技術方案是一種多域異構光網絡邊界節點實驗原型系統，所述多域異構光網絡邊界節點實驗原型系統包括發送端、中間節點和接收端，所述發送端包括第一 ARM/FPGA硬體系統和第一單光口光端機，第一 ARM/FPGA硬體系統和第一單光口光端機之間採用乙太網連接；所述中間節點為多光口光端機，第一單光口光端機和多光口光端機之間米用光纖連接；所述接收端包括第二單光口光端機和第二 ARM/FPGA硬體系統，所述多光口光端機和第二單光口光端機之間採用光纖連接；第二單光口光端機和第二 ARM/FPGA硬體系統之間採用乙太網連接。進一步，所述第一 ARM/FPGA硬體系統和第二 ARM/FPGA硬體系統均為採用嵌入式處理器或者現場可編程門陣列處理器構建的電學硬體系統，所述電學硬體系統包括處理器、存儲單元、輸入/輸出單元和電源模塊。再進一步，所述電學硬體系統還包括乙太網接口、IXD顯示接口、串行口、JTAG 口以及用於工作模式切換的撥碼開關、用於工作指示的按鍵。所述第一單光口光端機和第二單光口光端機均為具有一個光口的乙太網光端機。[0010]所述的多光口光端機指具有至少3個光口的乙太網光端機，所述多光口光端機的輸出端包括配備光開關和光開關驅動電路和用於輸出埠的選擇控制電路。本實用新型的有益效果主要表現在I)多域、異構型光網絡邊界節點實驗原型系統具有結構簡單，級聯性強的優點。2)多域、異構型光網絡邊界節點實驗原型系統具有組網成本低廉、技術成熟、系統穩定性聞等優點。3)多域、異構型光網絡邊界節點實驗原型系統具有良好的擴展性，便於實現其他類型的新型的光通信網絡技術。

圖I是多域異構光網絡邊界節點實驗原型系統示意圖； 圖2是用於發送端的ARM/FPGA硬體系統示意圖；圖3是用於接收端的ARM/FPGA硬體系統示意圖；圖4是用於中間節點的多光口光端機示意圖；圖5是波長路由技術應用方式示意圖；圖6是光突發交換技術應用方式示意圖；圖7是光軌網絡時隙分配技術應用方式示意圖。
具體實施方式
以下結合附圖對本實用新型作進一步描述。參照圖f圖7，一個多域異構光網絡邊界節點實驗原型系統，包括5種網絡裝置，分別是用於發送端的ARM/FPGA硬體系統，用於發送端的單光口光端機、用於中間節點的多光口光端機、用於接收端的單光口光端機和用於接收端的ARM/FPGA硬體系統。其中，用於發送端的ARM/FPGA硬體系統和用於發送端的單光口光端機之間採用乙太網連接；用於發送端的單光口光端機和用於中間節點的多光口光端機之間採用光纖連接；用於中間節點的多光口光端機和用於接收端的單光口光端機之間採用光纖連接；用於接收端的單光口光端機和用於接收端的ARM/FPGA硬體系統之間採用乙太網連接。所述的ARM/FPGA硬體系統指採用嵌入式處理器(如ARM處理器)或者現場可編程門陣列(FPGA)處理器構建的電學硬體系統。ARM/FPGA硬體系統具有處理器、存儲單元、輸入/輸出單元、電源模塊等基本的功能單元(或者模塊)。此外，一般還具有乙太網接口、IXD顯示接口、串行口、JTAG 口等基本接口，以及用於工作模式切換的撥碼開關、用於工作指示的按鍵等。所述的單光口光端機指常見的具有一個光口的乙太網光端機，並且這個光口具有數據發送或者數據接收的功能。此外，單光口光端機還具有光電轉換、信道編碼、數據校驗等光端機的基本功能。所述的多光口光端機指具有3個(含以上)光口的乙太網光端機。多光口光端機包含單光口光端機的所有功能。此外，多光口光端機在輸出端一般應配備光開關和光開關驅動電路，以用於輸出埠的選擇控制電路。參照圖1，ARM/FPGA系統-Tl和ARM/FPGA系統-T2表示兩個用於發送端的ARM/FPGA硬體系統。光端機A-T表不用於發送端的單光口光端機。光端機B表不用於中間節點的多光口光端機。光端機A-R表示用於接收端的單光口光端機。ARM/FPGA系統-Rl和ARM/FPGA系統-R2表示兩個用於接收端的ARM/FPGA硬體系統。ARM/FPGA系統-Tl與光端機A-T之間通過RJ-45接口，採用乙太網連接；ARM/FPGA系統-T2與光端機B之間通過RJ-45接口，採用乙太網連接；光端機A-T與光端機B之間通過FC接口，採用光纖連接；光端機B與光端機A-R之間通過FC接口，採用光纖連接；光端機A-R與ARM/FPGA系統-Rl和ARM/FPGA系統-R2之間採用RJ-45接口，採用乙太網連接。其中，ARM/FPGA系統指利用ARM或者FPGA處理器構建的電學嵌入式系統，典型代表是目前常見的ARM9/ARM11開發板,或者Altera/Xilinx的FPGA開發板。光端機A-T/R指常見的點對點光端機，主要負責光電轉換、信源/信道的編解碼、數據收發等工作。光端機B是一款需要定製或者自製的光端機。與光端機A相比，它需要更多的光口(FC 口)，並應配備光開關進行光通道的切換。參照圖2，用於發送端的ARM/FPGA硬體系統由ARM/FPGA最小系統、模式切換開關、工作狀態指示燈、按鍵和乙太網接口組成。其中，ARM/FPGA最小系統採用ARM處理器或者FPGA處理器，具有存儲功能、輸入/輸出功能、復位功能、電源模塊和時鐘模塊等基本功能和模塊。模式切換開關由一片撥碼開關組成，用於選擇多域、異構型光網絡邊界節點實驗原 型系統的工作模式。工作狀態指示燈用於表明多域、異構型光網絡邊界節點實驗原型系統的工作狀態，如正常工作狀態、工作終止狀態和異常工作狀態等。按鍵用於實驗操作人員進行人為的命令輸出操作。乙太網接口用於ARM/FPGA最小系統與光端機A-T和光端機B之間進行數據傳輸。參照圖3，用於接收端的ARM/FPGA硬體系統由ARM/FPGA最小系統、模式切換開關、工作狀態指示燈、乙太網接口和IXD接口組成。其中，ARM/FPGA最小系統採用ARM處理器或者FPGA處理器，具有存儲功能、輸入/輸出功能、復位功能、電源模塊和時鐘模塊等基本功能和模塊。模式切換開關由一片撥碼開關組成，用於選擇多域、異構型光網絡邊界節點實驗原型系統的工作模式。工作狀態指示燈用於表明多域、異構型光網絡邊界節點實驗原型系統的工作狀態，如正常工作狀態、工作終止狀態和異常工作狀態等。乙太網接口用於ARM/FPGA最小系統與光端機A-T和光端機B之間進行數據傳輸。IXD接口用於連接IXD，從而顯示接收到的數據。參照圖4,用於中間節點的多光口光端機由Rx光口、乙太網光端機基本功能模塊、I X 2光開關、光開關驅動電路、Tx光口組成。其中，Rx光口和Tx光口分別表示用於接收和發送的FC接口。乙太網光端機基本功能模塊完成光電轉換、信源/信道的編解碼、數據收發等乙太網光端機的基本工作。1X2光開關用於輸出端光口的切換選擇。光開關驅動電路用於對1X2光開關驅動控制。實例I :波長路由技術應用方式參照圖5，ARM/FPGA系統-Tl首先通過光端機A-T發送連接請求信號到光端機B。在得到光端機B的應答信號後，ARM/FPGA系統-Tl開始通過固定的波長(1490nm或者1550nm)將數據傳送給ARM/FPGA系統-Rl。由於實現ARM/FPGA系統-Tl到光端機B的應答需要建立雙向鏈路(意味著ARM/FPGA系統-Tl和光端機B都必須配置一對收發的光口)，為了降低系統成本，在光端機B接收到請求信號並且配置好光開關口，可以通過點亮一個LED代表發送應答信號。在看到LED點亮後，實驗人員可以通過ARM/FPGA系統-Tl上的按鍵手動指示ARM/FPGA系統-Tl發送數據。最後，ARM/FPGA系統-Rl將接收到ARM/FPGA系統-Tl發送過來的數據，並通過IXD顯示(或者通過串口列印到PC的超級終端上)。並且在ARM/FPGA系統-Tl發送數據結束後，繼續發送一個連接斷開信號到光端機B。光端機B接收到這個信號後，自動斷開光開關。這樣，從光端機A-T，經由光端機B，最後到光端機A-R的過程中，數據都是通過光波長傳輸的。而且，建立光通道需要發送請求信號，目的節點需要回復應答信號，通信結束後需要釋放波長資源。因此，該實驗可以準確模擬波長路由通信的基本要求。注光端機B在波長路由測試過程中的作用只是根據請求信號配置光開關和根據連接斷開信號切斷光開關，本身不參與數據的傳輸。實例2 :光突發交換技術應用方式參照圖6，OBS技術是一種單向控制和數據傳輸的光交換技術，所以圖6所示的實驗系統中，無需加入手動操作部分。首先，ARM/FPGA系統-Tl需要發送突發控制包(BCP)。 BCP包含了目的地址、偏置時間、數據類型與包長等基本信息。然後，用一個定時器定時偏置時間，在定時結束後，發送突發數據包(BDP)。接下來，光端機B接收到BCP後，將解析BCP的信息，根據目的地址配置光開關(即確定數據是發送到ARM/FPGA系統-Rl還是ARM/FPGA系統-R2);根據偏置時間確定光開關的切換時刻；轉發BCP包到目的節點。最後，目的節點(ARM/FPGA系統-Rl或者ARM/FPGA系統-R2)接收到BCP包，並且解析BCP包，得到關於數據類型與包長的信息；接收到BDP包，並且根據BCP包的信息驗證BDP包的數據完整性；通過IXD顯示(或者通過串口列印到PC的超級終端上)。上述通信過程中，控制信令(BCP)和數據(BDP)是分離傳送的。BCP比BDP提前一個偏置時間發送。BCP需要在光B處進行解析和轉發。BDP在光端機A-T，經由光端機B，最後到光端機A-R的過程中是全光通信的，不需要進行光-電-光轉換。注光端機B在波長路由測試過程中的作用只是根據BCP的信息配置光開關，本身不參與數據的傳輸。實例3 :光軌網絡時隙分配技術應用方式參照圖7，模擬的是光軌中的時隙交換技術，即ARM/FPGA系統-Tl通過光端機A-T,經由光端機B，發送數據到ARM/FPGA系統-Rl。在這個過程中，ARM/FPGA系統-T2也可以通過光端機B，採用同一個波長，發送數據到ARM/FPGA系統-Rl。因此，光端機B不僅需要完成光開關的配置，還要參與到數據的傳輸過程中。具體過程如下首先，ARM/FPGA系統-Tl和電ARM/FPGA系統-T2發送數據傳送請求信令到光端機B。這個數據傳送請求信令包含數據優先級、數據類型和包長等信息。其次，光端機B在接收到數據傳送請求信令後，根據數據優先級和包長決定時隙分配過程(即光波長的使用時間)。這樣，ARM/FPGA系統-Tl和ARM/FPGA系統-T2將按時分復用(TDM)的方式使用同一個波長資源。最後，ARM/FPGA系統-Rl把接收到的數據通過IXD顯示(或者通過串口列印到PC的超級終端上)。本實施例所述的內容僅僅是對實用新型構思的實現形式的列舉，本實用新型的保護範圍不應當被視為僅限於實施例所陳述的具體形式，本實用新型的保護範圍也及於本領域技術人員根據本實用新型構思所能夠想到的等同技術手段。
權利要求1.一種多域異構光網絡邊界節點實驗原型系統，其特徵在於所述多域異構光網絡邊界節點實驗原型系統包括發送端、中間節點和接收端，所述發送端包括第一 ARM/FPGA硬體系統和第一單光口光端機，第一 ARM/FPGA硬體系統和第一單光口光端機之間米用乙太網連接；所述中間節點為多光口光端機，第一單光口光端機和多光口光端機之間米用光纖連接；所述接收端包括第二單光口光端機和第二 ARM/FPGA硬體系統，所述多光口光端機和第二單光口光端機之間採用光纖連接；第二單光口光端機和第二 ARM/FPGA硬體系統之間採用乙太網連接。
2.如權利要求I所述的多域異構光網絡邊界節點實驗原型系統，其特徵在於所述第一 ARM/FPGA硬體系統和第二 ARM/FPGA硬體系統均為採用嵌入式處理器或者現場可編程門陣列處理器構建的電學硬體系統，所述電學硬體系統包括處理器、存儲單元、輸入/輸出單元和電源模塊。
3.如權利要求2所述的多域異構光網絡邊界節點實驗原型系統，其特徵在於所述電學硬體系統還包括乙太網接口、IXD顯示接口、串行口、JTAG 口以及用於工作模式切換的撥碼開關、用於工作指示的按鍵。
4.如權利要求f3之一所述的多域異構光網絡邊界節點實驗原型系統，其特徵在於所述第一單光口光端機和第二單光口光端機均為具有一個光口的乙太網光端機。
5.如權利要求f3之一所述的多域異構光網絡邊界節點實驗原型系統，其特徵在於所述的多光口光端機指具有至少3個光口的乙太網光端機，所述多光口光端機的輸出端包括配備光開關和光開關驅動電路和用於輸出埠的選擇控制電路。
專利摘要一種多域異構光網絡邊界節點實驗原型系統，包括發送端、中間節點和接收端，所述發送端包括第一ARM/FPGA硬體系統和第一單光口光端機，第一ARM/FPGA硬體系統和第一單光口光端機之間採用乙太網連接；所述中間節點為多光口光端機，第一單光口光端機和多光口光端機之間採用光纖連接；所述接收端包括第二單光口光端機和第二ARM/FPGA硬體系統，所述多光口光端機和第二單光口光端機之間採用光纖連接；第二單光口光端機和第二ARM/FPGA硬體系統之間採用乙太網連接。本實用新型融合了波長路由技術、光突發交換技術和光軌網絡時隙分配技術，結構簡單，級聯性強，穩定性高，具有良好擴張性。
文檔編號H04Q11/00GK202679369SQ201220284808
公開日2013年1月16日 申請日期2012年6月15日 優先權日2012年6月15日
發明者樂孜純, 付明磊 申請人:浙江工業大學