基於fpga高速圖像採集功能清分機的製作方法

2023-07-08 06:49:31 5

專利名稱：基於fpga高速圖像採集功能清分機的製作方法
技術領域：
本實用新型專利屬於金融設備技術領域。
背景技術：
目前，在紙幣的清分、鑑偽廣泛在使用，他們的功能有鑑別紙幣的真偽、清點紙幣 的幣種、計算各種紙幣的張數。其中難點又表現在紙幣的清分，其中又有新舊清分、正反面 向清分、上下面向清分、面值清分、版本清分等。 因為紙幣有兩面，兩面的新舊程度可能不同，單採一面的圖像可能對清分效果造 成一定的誤差，本專利的產品的出現，能夠將清分錢幣的效果更好，使得的功能更加強大， 清分效果更好，更加穩定，是金融機構辦公的理想器具。

實用新型內容為了提高工作效率，滿足金融辦公自動化、便攜化的需要，本實用新型專利提供了 基於FPGA高速圖像採集功能清分機。基於FPGA高速圖像採集功能清分機包括採用三通 道雙採樣AD工作模式、採用USB對圖像數據傳輸和採用FPGA對圖像信號的處理和控制。所述的三通道雙採樣AD部分，包括CIS傳感器、AD9822、 ispXPLDJX5512MV。所述的USB對圖像數據傳輸部分，包括ispXPLDJX5512MV、 CY7C68013A。 本實用新型基於FPGA高速圖像採集功能清分機，其特徵在於，所述的採用三通道 雙採樣AD工作模式，在採集CIS傳感器傳輸過來的電壓時，AD9822同時採樣紅、綠和藍三 通道的電壓，每個相關的雙採樣的採樣點由ispXPLDJX5512MV產生的兩個信號控制， 一個 信號的下降沿對CMOS波形中的參考電平採樣，另一個信號的下降沿對數據電平採樣； 本實用新型基於FPGA高速圖像採集功能清分機，其特徵在於，所述的採用USB對 圖像數據傳輸，為了增加USB傳輸數字視頻信號的速度，採用USB的快速讀寫模式配置了 USB的時鐘控制寄存器，採用全速訪問數據存儲器，時鐘頻率為24MHz，USB與PC機相連，由 ispXPLDJX5512MV產生信號，在信號的下跳沿將圖像數據傳輸給PC機在硬碟中將圖像保 存起來； 本實用新型所述的基於FPGA高速圖像採集功能清分機，其特徵在於，所述的採用 FPGA對圖像信號的處理和控制，採集進來的數據為三通道的數據，只存儲其中的兩個通道 的高八位數據，達到數據壓縮效果，將兩個通的數據分別存在兩個不同的地址段，沒存儲完 一行數據後，產生一個中斷信號將兩段數據進行拼組。並將完整的圖像數據存儲在RAM中。 本實用新型基於FPGA高速圖像採集功能清分機，結構簡單明了，速度快，穩定性 好，便於操作與維護。

圖1CIS傳感器示意圖 圖2基於FPGA高速圖像採集電路板示意圖
3[0013] 圖3基於FPGA高速圖像採集工作原理示意圖具體實施方式
以下結合附圖來進一步說明本實用新型專利的具體實施方式
。 如圖1所示，CIS傳感器示意圖，長為232mm，寬為18mm，連接器為CIS傳感器的引 如圖2所示，基於FPGA高速圖像採集電路板示意圖，CIS插槽1，AD9822模數轉換 晶片2， ispXPLDJX5512MV邏輯晶片3，CY7C68013A的USB晶片4， USB晶片晶振5，USB接口 6,75723電源晶片7， AMS1117電源晶片8，邏輯晶片晶振9，電源插槽10，電阻11，電阻12。 圖3為基於FPGA高速圖像採集工作原理示意圖，它是採集圖像的時候，各個部件 的工作情況。
權利要求基於FPGA高速圖像採集功能清分機，其特徵在於，採用三通道雙採樣AD工作模式、採用USB對圖像數據傳輸和採用FPGA對圖像信號的處理和控制，所述的三通道雙採樣AD部分，包括CIS傳感器、AD9822、ispXPLD_LC5512MV。所述的USB對圖像數據傳輸部分，包括ispXPLD_LC5512MV、CY7C68013A。
2. 根據權利要求1所述的基於FPGA高速圖像採集功能清分機，其特徵在於，所述的採 用三通道雙採樣AD工作模式，在採集CIS傳感器傳輸過來的電壓時，AD9822同時採樣紅、 綠和藍三通道的電壓，每個相關的雙採樣的採樣點由ispXPLDJX5512MV產生的兩個信號 控制，一個信號的下降沿對CMOS波形中的參考電平採樣，另一個信號的下降沿對數據電平 採樣。
3. 根據權利要求1所述的基於FPGA高速圖像採集功能清分機，其特徵在於，所述的基 於USB通信協議的高速算法對圖像數據進行傳輸，為了增加USB傳輸數字視頻信號的速度， 採用USB的快速讀寫模式配置了 USB的時鐘控制寄存器，採用全速訪問數據存儲器，時鐘頻 率為24MHz， ispxPLDJX5512MV利用高速邊緣算法找到紙幣圖像的有效數據邊緣，並將邊 緣內的數據利用USB轉出，USB與PC機相連，PC機在硬碟中將圖像保存起來。
4. 根據權利要求1所述的基於FPGA高速圖像採集功能清分機，其特徵在於，所述的採 用FPGA對圖像信號進行雙面通道補償採集，利用AD9822的特性圖像數據由左右兩端同時 採集，為了更快的提升速度，只存儲其中的兩個通道的高八位數據，達到數據壓縮的效果， 採集每個點數據的同時，利用補償算法去除雙通道同時採集的幹擾，將兩個通道的數據分 別存在兩個不同的地址段，每存儲完一行數據後，產生一個中斷信號將兩段數據進行拼組， 並將完整的圖像數據存儲在RAM中。
專利摘要基於FPGA高速圖像採集功能屬於清分機中重要裝置，其特徵在於包括採用三通道雙採樣AD工作模式、採用USB對圖像數據傳輸和採用FPGA對圖像信號的處理和控制；所述的，三通道雙採樣AD部分，包括CIS傳感器、AD9822、ispXPLD_LC5512MV；所述的USB對圖像數據傳輸部分，包括ispXPLD_LC5512MV、CY7C68013A；紙幣智能鑑偽清分機能達到每分鐘900張的高速清分，具有清分新舊、面向、分版等多項清分功能。本實用新型基於FPGA高速圖像採集功能清分機，通過FPGA高速採集能夠更快的採集到紙幣的圖像，使得清分機更快的完成圖像的處理和識別，從而使得在一定的時間內處理更多的紙幣，採得的圖像質量更高，使得對紙幣的判別更準確，為清分機性能提供了可靠保障。
文檔編號B07C3/10GK201444313SQ20082015795
公開日2010年4月28日 申請日期2008年12月26日 優先權日2008年12月26日
發明者周學軍, 鄭淵博, 陳崇軍 申請人:上海古鰲電子機械有限公