用於形成半導體器件中的金屬線的方法

2023-08-07 17:25:41

專利名稱：用於形成半導體器件中的金屬線的方法
技術領域：
本發明涉及一種半導體器件，更具體地，涉及一種用於形成半 導體器件中諸如大約0.13 pm鋁線的金屬線的方法。
背景技術：
如實例圖1中所示，半導體金屬線可以包括形成在半導體襯底 10上和/或上方的柵-才及介電層(gate dielectric layer ) 12和多晶》圭才冊 極(poly gate) 14,以及形成在柵極介電層12和多晶矽柵極14的 側壁上的隔離件(spacer) 16。在包括多晶娃斥冊極14和隔離件16 的襯底10的整個表面上和/或上方形成第一層間電介質(First interlayer dielectric ) 18。在第一層間電介質18中形成由諸如鴒(W ) 的金屬組成的下部4秦觸插塞(contact plug) 20以^l誇源才及/漏才及和才冊 才及連4妄至形成在第一層間電介質18上和/或上方的下部金屬線Ml。 下部金屬線Ml可以包4舌下部層22、鋁(Al)金屬層24和上部層 26。以與下部4妄觸4t塞20、下部金屬線Ml和第一層間電介質18 相似的方式分別構造上部接觸插塞30、上部金屬線M2和第二層間 電介質28。更特別地，為了構造下部金屬線Ml和上部金屬線M2,分別 在第一層間電介質18和第二層間電介質28上和/或上方順序沉積下 部層22、鋁(Al)金屬層24和上部層26。 4妄下來，部分蝕刻下部 層22、鋁(Al)金屬層24和上部層26以便形成如圖1中所示的多 個4皮此隔離開的下部金屬線Ml和上部金屬線M2。通常，當蝕刻 上部層26、鋁(Al)金屬層24和下部層22時， -使用相同的蝕刻氣 體。由於在蝕刻下部層22之前蝕刻鋁(Al)金屬層24,所以在下 部層22的蝕刻期間鋁(Al)金屬層24暴露的側面受到侵蝕。更具 體地，在將鋁(Al)用於金屬線的情況下，金屬線之間的間隔隨著 半導體器件的尺寸減小而減小。因此，當通過反應性離子蝕刻(RIE) 蝕刻由鈦(Ti)或氮化鈦(TiN )形成的下部層22時，包含在用於 蝕刻下部層22的CxFy氣體中的氟可能影響已經被蝕刻的鋁(Al) 金屬層24的側壁。因此，器件的可靠性，尤其是電遷移(EM)可 能惡化。

發明內容
本發明實施例涉及一種半導體器件以及用於形成半導體器件 中諸如大約0.13^m鋁線的金屬線的方法。
本發明實施例涉及一種用於形成半導體器件中的金屬線的方 法，該方法防止了在蝕刻下部層期間對金屬層側壁的損害。
本發明實施例涉及一種用於形成半導體器件中的金屬線的方 法，該方法可以包4舌如下步-驟中至少之一在半導體4於底上和/或上 方順序形成介電層、下部層、金屬層和上部層；相應於金屬線間的 水平間隔來形成部分暴露上部層的光刻膠圖樣；使用光刻膠圖樣作 為掩膜來蝕刻上部層和金屬層，以1"更部分暴露下部層；遍及所暴露 的下部層、被蝕刻的上部層、被蝕刻的金屬層以及光刻膠圖樣的整 個表面開j成金屬々蟲凌'J卩方護層(metal etching prevention layer ); 以及然後使用包括金屬蝕刻防護層的光刻膠圖樣來蝕刻下部層，以便部 分暴露介電層。
本發明實施例涉及 一 種用於形成半導體器件中的金屬線的方
法，該方法可以包括如下步驟中至少之一在半導體碎於底上方順序 形成介電層、下部層、金屬層和上部層；相應於預定的側面空間間 隔(lateral spatial interval)來形成部分暴露上部層的光刻月交圖樣； 按照預定的側面空間間隔，使用光刻膠圖樣作為掩膜來蝕刻上部層 和金屬層以部分暴露下部層；在所暴露的下部層、4皮蝕刻的上部層、 被蝕刻的金屬層以及光刻膠圖樣上方形成金屬蝕刻防護層；以及然 後按照預定的側面空間間隔，使用光刻膠圖樣和金屬蝕刻防護層作 為掩膜來蝕刻下部層以部分暴露介電層。
本發明實施例涉及一種方法，該方法可以包4舌如下步驟中至少 之一在半導體4於底上方順序形成介電層、下部金屬層、中間金屬 層和上部金屬層；通過在上部金屬層上形成隔開預定距離的光刻膠 圖樣來暴露部分上部金屬層；通過使用蝕刻氣體同時蝕刻上部金屬 層和中間金屬層並且同樣部分蝕刻光刻膠圖樣來暴露部分下部金 屬層；在下部金屬層所暴露的部分和上部金屬層、中間金屬層的側 壁以及光刻月交圖^"的整個表面上方同時形成作為蝕刻防護層的石圭 (Si)單層(silicon monolayer )，並且同樣去除蝕刻氣體的成分；
以及然後通過蝕刻下部金屬層所暴露的部分以暴露部分介電層來 在半導體襯底上方形成金屬線。


實例圖1示出了半導體器件中的半導體金屬線。
實例圖2A到圖2F示出了才艮據本發明實施例的用於形成半導體 器件中的金屬線的方法。
具體實施例方式
對在附圖中示出的實施方式、實施例作詳細的說明。在任何可 能的地方，在整個附圖中4吏用相同的標號以表示相同或相似的部 件。
如實例圖2A中所示，可以通過在半導體4於底上和/或上方順序 形成介電層60、下部金屬層62、中間金屬層64和上部金屬層66 來形成半導體器件中的金屬線。例如，下部金屬層62和上部金屬 層66可以由鈦(Ti )、氮化鈦(TiN )以及它們的化合物(compound ) 中的一種組成。中間金屬層64可以由鋁(Al)組成。可以通過物 理氣相沉積(PVD)來沉積下部金屬層62、中間金屬層64和上部 金屬層66。才艮據本發明實施例，可以在大約室溫(25°C)到300°C 之間的範圍內的溫度下實施下部金屬層62和上部金屬層66的氣相 沉積。可以在大約25。C到450。C之間的範圍內的溫度下實施中間 金屬層64的氣相沉積。
如實例圖2B中所示，然後相應於金屬線間的水平間隔來形成 光刻膠圖樣68以暴露部分上部金屬層66。這裡，水平間隔指的是 如實例圖2F中所示的各個金屬線Ml或M2之間的側面空間間隔 72。例如，可以通過在上部金屬層66上和/或上方施力。光刻月交膜並 且對光刻膠膜實施光刻來形成光刻膠圖樣68。
如實例圖2C中所示，然後使用光刻膠圖樣68作為掩膜通過反 應性離子蝕刻(RIE)來蝕刻上部金屬層66和中間金屬層64以暴 露部分下部金屬層62。當蝕刻上部金屬層66和中間金屬層64時， 光刻膠圖樣68也^皮部分蝕刻。結果，4吏光刻膠圖樣68的上部彎曲。 才艮據本發明實施例，可以使用CxFy基蝕刻氣體(CxFybased etching gas )來蝕刻上部金屬層66和中間金屬層64。如實例圖2D中所示，在下部金屬層62所暴露的部分、被蝕刻 的上部金屬層66A的側壁、故蝕刻的中間金屬層64A的側壁和彎 曲的光刻膠圖樣68A的整個表面上和/上方注入矽烷(SiH4)氣體， 從而形成矽(Si)單層，也就是，金屬蝕刻防護層70。例如，用於 形成金屬蝕刻防護層70的工藝的溫度條件可以在大約100。C到 200。C之間的範圍內，注入的SiH4的量可以在大約100sccm到 2000sccm之間的範圍內。在注入SfflU時，氫(H )與在蝕刻上部金 屬層66和中間金屬層64時殘留的氟發生反應，乂人而產生作為反應 產物的HFx。因此，可以以HFx的形式去除由上部金屬層66和中間 金屬層64的蝕刻過程中產生的氟。
如實例圖2E中所示，使用光刻膠圖樣68A作為掩膜來蝕刻下 部金屬層62所暴露的部分和形成在其上和/或其上方的部分金屬蝕 刻防護層70以暴露部分第一介電層60。當部分蝕刻金屬蝕刻防護 層70和下部金屬層62時，可以將CxFy基蝕刻氣體的偏置應用電壓 (bias application voltage H殳置在大約10W到1000W之間的範圍內 以產生基本上純淨的等離子氣體(straight plasma gas )。然而，不具 有純淨性(straightness)的等離子氣體可能仍然存在，在這種情況 下，由於金屬蝕刻防護層70，中間金屬層64A的側壁可以被保護 而免遭氟的侵蝕。此外，在使用CxFy基蝕刻氣體部分蝕刻下部金屬 層62時產生的氟與金屬蝕刻防護層70的Si發生反應，從而產生 SiFx。這意p未著，可以以SiFx的形式去除氟。
如實例圖2F中所示，在部分暴露第一介電層60之後，去除光 刻膠圖樣68A和金屬蝕刻防護層70。這裡，可以在去除光刻膠圖 樣68A和金屬蝕刻防護層70的過程中使用02等離子體和溼蝕刻。 實例圖2F中所示的下部金屬層62A在防止氣泡(blisters)產生的 同時增強了中間金屬層64A和介電層60之間的粘合力。此外，通 過促進中間金屬層64A的Al生長，下部金屬層62A使電遷移(electromigration ) ( EM )最佳化。當第 一層間電介質或第二層間 電介質被蝕刻然後形成接觸插塞時，上部金屬層66A起蝕刻停止層 (etching stop layer)的作用。
從以上描述中可以顯而易見的是，根據本發明實施例，用於形 成半導體器件中的金屬線的方法可以包括在蝕刻諸如Al層的金屬 層之後形成金屬蝕刻防護層，並且在金屬蝕刻防護層形成之後蝕刻 下部層。因此，可以保護金屬層免於受到在蝕刻下部層時產生的氟 的侵蝕，從而使金屬線的可靠性最大化，尤其使電遷移最佳化。換 句話說，儘管由於在蝕刻下部層期間施加的偏壓使得大部分等離子 體具有純淨性，^f旦是金屬層的側壁仍可能被不具有純淨性的等離子 體侵蝕。這裡，通過金屬蝕刻防護層可以保護金屬層免遭侵蝕。同 樣，可以容易並且徹底地去除在蝕刻下部層期間產生的氟。
在此儘管已經描述了本發明的實施例，但是應該理解，本領域 技術人員可以想到多種其他修改和實施例，它們都將落入本公開的 原則的4青神和範圍內。更特別地，在本7>開、附圖、以及所附;K利 要求的範圍內，可以在主題結合4非列的4非列方式和/或組成部分方面 進4亍各種^f奮改和改變。除了組成部分和/或排列方面的l奮改和改變以 外，可選的^f吏用對本領域4支術人員來i兌也是顯而易見的。
權利要求
1. 一種用於形成半導體器件中的金屬線的方法，包括在半導體襯底上方順序形成介電層、下部層、金屬層和上部層；相應於預定的側面空間間隔來形成部分暴露所述上部層的光刻膠圖樣；按照所述預定的側面空間間隔，使用所述光刻膠圖樣作為掩膜來蝕刻所述上部層和所述金屬層以部分暴露所述下部層；在所述暴露的下部層、所述被蝕刻的上部層、所述被蝕刻的金屬層以及所述光刻膠圖樣上方形成金屬蝕刻防護層；以及然後按照所述預定的側面空間間隔，使用所述光刻膠圖樣和所述金屬蝕刻防護層作為掩膜來蝕刻所述下部層以部分暴露所述介電層。
2. 根據權利要求1所述的方法，在部分暴露所述介電層之後，進 一步包括，去除所述光刻膠圖樣和所述金屬蝕刻防護層。
3. 根據權利要求2所述的方法，其中，通過02等離子體和溼蝕 刻來去除所述光刻膠圖樣和所述金屬蝕刻防護層。
4. 根據權利要求1所述的方法，其中，所述下部層和所述上部層 包含Ti、 TiN及其化合物中的一種，而所述金屬層包含A1。
5. 根據權利要求4所述的方法，其中，通過CJFy基蝕刻氣體來 蝕刻所述上部層和所述金屬層。
6. 才艮據4又利要求4所述的方法，其中，通過在所述暴露的下部層、 所述被蝕刻的上部層、所述被蝕刻的金屬層和所述光刻膠圖樣 的整個表面上方注入石圭烷氣體來形成所述金屬蝕刻防護層。
7. 根據權利要求6所述的方法，其中，在大約100°C到200°C 之間的範圍內的溫度下形成所述金屬蝕刻防護層，而所述注入 的矽烷的量在大約100sccm到2000sccm之間的範圍內。
8. 根據權利要求4所述的方法，其中，通過CxFy基蝕刻氣體來 蝕刻所述下部層。
9. 根據權利要求8所述的方法，其中，所述CxFy基蝕刻氣體的 偏置應用電壓在大約IOW到IOOOW之間的範圍內。
10. 才艮據4又利要求1所述的方法，其中，通過物理氣相沉積(PVD ) 來沉積所述下部層、所述金屬層和所述上部層。
11. 根據權利要求10所述的方法，其中，在大約25°C到300°C 之間的範圍內的溫度下形成所述下部層和所述上部層，而在大 約25°C到450。C之間的範圍內的溫度下形成所述金屬層。
12. 根據權利要求1所述的方法，其中，蝕刻所述上部層和所述金 屬層包括蝕刻所述光刻膠圖樣以便使所述光刻膠圖樣的上部 彎曲。
13. —種方法，包4舌在半導體;^底上方順序形成介電層、下部金屬層、中間 金屬層和上部金屬層；通過在所述上部金屬層上形成隔開預定距離的光刻月交圖 樣來暴露部分所述上部金屬層；通過4吏用蝕刻氣體同時蝕刻所述上部金屬層、所述中間 金屬層並且同樣部分蝕刻所述光刻膠圖樣來暴露部分所述下部金屬層；在所述下部金屬層的所述暴露部分和所述上部金屬層、 所述中間金屬層的側壁，以及所述光刻膠圖樣的整個表面上方 形成作為蝕刻防護層的矽(Si)單層，並且去除所述蝕刻氣體 的成分；以及然後通過蝕刻所述下部金屬層的所述暴露部分以暴露部分所 述介電層來在半導體襯底上方形成金屬線。
14. 4艮據片又利要求13所述的方法，其中，所述下部金屬層和所述 上部金屬層由鈥(Ti )、氮化鈥(TiN )及其化合物中的一種組 成。
15. 根據權利要求14所述的方法，其中，所述中間金屬層由鋁(A1) 組成。
16. 根據權利要求13所述的方法，其中，使用反應性離子蝕刻(RIE)來實施暴露部分所述下部金屬層。
17. 根據權利要求13所述的方法，其中，所述蝕刻氣體包括CxFy 基蝕刻氣體。
18. 根據權利要求13所述的方法，其中，形成所述矽(Si)單層 包括在大約100。C到200。C之間的範圍內的溫度下並4吏用在 大約lOOsccm到2000sccm之間的範圍內的矽烷(SiH4 )劑量 來使所述下部金屬層的所述暴露的部分和所述上部金屬層、所述中間金屬層的側面，以及所述光刻膠圖樣的整個表面與矽烷(SiH4)氣體接觸。
19. 根據權利要求13所述的方法，在形成所述金屬線之後，進一 步包括，去除所述光刻膠圖樣和所述金屬蝕刻防護層。
20. 根據權利要求13所述的方法，其中，在大約IOW到1000W 之間的範圍內的偏置電壓下使用CxFy基蝕刻氣體來蝕刻所述 下部金屬層。
全文摘要
一種用於形成半導體器件中的金屬線的方法可以包括在下部金屬層所暴露的部分和上部金屬層、中間金屬層的側壁和彎曲的光刻膠圖樣的整個表面上方形成作為蝕刻防護層的矽(Si)單層。
文檔編號H01L21/768GK101414578SQ200810171518
公開日2009年4月22日 申請日期2008年10月17日 優先權日2007年10月18日
發明者李漢春 申請人:東部高科股份有限公司