一種單層多晶矽柵otp器件及其形成方法
2023-07-16 18:44:46 1
專利名稱：一種單層多晶矽柵otp器件及其形成方法
技術領域：
本發明涉及半導體集成電路中OTP的設計及製造技術，尤其涉及一種單 層多晶矽柵OTP器件及其形成方法。
背景技術：
隨著半導體集成電路(IC)的不斷發展，目前在許多邏輯電路和高壓 工藝應用中(諸如LCD-Driver等)，常常需要用到一次可編程存儲(0TP， One Time Programmable)器件。由於所需的OTP容量常常比較小，因此， 均希望在不改變現有工藝的前提下，通過器件設計來達到嵌入OTP的效果。 但現有的單層多晶矽OTP(Single Poly OTP)結構基本上採用類似圖l所示的 0TP結構，即一般由存儲器電晶體和電晶體電容區兩部分組成，其中1、 有源區，2、多晶矽柵，3、存儲器電晶體，4、電晶體電容區。該結構的問 題通常在於電晶體電容的單位電容較小，所以往往單個OTP器件的面積較 大；也有將電晶體電容做成諸如阱電容(NWC)等結構來提高電位面積電容並 提高耦合效率，但也因為阱隔離所需的空間較大，而不能有效的縮小器件 面積。因此，如何在不改變現有工藝的前提下，通過器件設計來達到嵌入 OTP的效果是業界致力解決的問題。
發明內容
本發明要解決的技術問題是提供一種單層多晶矽柵OTP器件及其形成 方法，通過器件設計可在電晶體電容區實現單位電容大、耦合效率高、面 積小的嵌入式OTP技術。
為解決上述技術問題，本發明提出了一種單層多晶矽柵OTP器件，也包 括傳統存儲器電晶體和電晶體電容區，但該電晶體電容側形成預埋層結構。 上述預埋層的深度比普通源漏結更深。
為解決上述技術問題，本發明還提出了一種形成上述器件的方法，即
在現有高壓工藝基礎上，利用高壓工藝中的偏移注入(Offset implant), 在電晶體電容側形成預埋層結構。
本發明由於利用現有高壓工藝中已有的偏移注入，通過器件設計在不 改變任何工藝條件的基礎上，在電晶體電容區形成單位電容大、耦合效率 高、面積小的嵌入式OTP技術。
圖1是是傳統的單層多晶矽柵OTP結構組成示意圖； 圖2是本發明 一個具體實施例的器件結構組成示意圖； 附圖標記
1、有源區，2、多晶矽柵，3、存儲器電晶體，4、電晶體電容區； 5、有源區，6、偏移注入區，7、多晶矽柵，8、存儲器電晶體，9、 電晶體電容區。
具體實施例方式
下面結合附圖和具體實施例對本發明作進一步詳細的說明。
本發明的原理本發明設計與製造中都利用了現有高壓工藝中的偏移
注入，在電晶體電容側形成預埋層(類似)的新器件結構，從而達到保持
現有高壓工藝不變，不用追加任何額外工藝的條件下，實現OTP的成功嵌入。 本發明並沒有徹底改變圖1所示的傳統的單層多晶矽柵MTP結構，而只是對 部分區域的構成及形成工藝做了重新設計。本發明是完全基於目前的工藝
條件的基礎上提出的改進。 實施例
如圖2是本發明一個具體實施例的器件設計和結構，其中5、有源區，
6、偏移注入區，7、多晶矽柵，8、存儲器電晶體，9、電晶體電容區。該 結構的特點是利用現有高壓工藝中的高壓偏移注入在圖2所示的電晶體電
容側形成預埋層(或類似預埋層)的器件結構，由於有了該埋層，電晶體
電容單位面積電容值得到提高，OTP器件的整體耦合效率上升；同時由於預
埋層的深度通常較深(應該比普通源漏結更深)，所以這也提高了電晶體電
容有源區結的擊穿電壓；因此本實施例有效地實現了面積減少、編程效果 良好、工藝簡單的嵌入式OTP技術。對應於該實施例新的器件設計和結構，
在製造工藝中，本實施例可適用於使用高壓偏移注入的絕大部分高壓工藝 且不需要改變現有工藝的流程(也可用於普通邏輯工藝中，但需追加一次
注入工藝)，即通過圖2所示的版圖結構，藉助高壓工藝中已有的偏移注入， 在圖2所示的電晶體電容側形成類似預埋層的新器件結構，實現嵌入式0TP 技術。
綜上所述，本發明與傳統的OTP相比，具有以下優點利用高壓偏移注 入，有效提高單位面積電容，從而提高耦合效率；有利縮小OTP面積；有效 提高結耐壓；保持現有高壓工藝不變，不用追加任何額外工藝，因而工藝
簡單，開發成本低。
權利要求
1. 一種單層多晶矽柵OTP器件，包括存儲器電晶體和電晶體電容區，其特徵在於，在所述電晶體電容側形成預埋層結構。
2、 根據權利要求l所述的單層多晶矽柵OTP器件，其特徵在於，所述預埋層的深度比普通源漏結更深。
3、 一種形成權利要求1或2的器件的方法，其特徵在於，利用高壓工藝 中的偏移注入，在所述電晶體電容側形成預埋層結構。
全文摘要
本發明公開了一種單層多晶矽柵OTP器件及其形成方法，該OTP器件包括傳統存儲器電晶體(8)和電晶體電容區(9)，但該電晶體電容側形成預埋層結構(6)。為形成上述器件，可在現有高壓工藝基礎上，利用高壓工藝中的偏移注入，在電晶體電容側形成預埋層結構。本發明通過器件設計在不改變任何工藝條件的基礎上，利用現有高壓工藝中已有的偏移注入，在電晶體電容區形成單位電容大、耦合效率高、面積小的嵌入式OTP技術。
文檔編號H01L27/115GK101207131SQ200610147410
公開日2008年6月25日 申請日期2006年12月18日 優先權日2006年12月18日
發明者徐向明, 龔順強 申請人:上海華虹Nec電子有限公司