具有屏蔽柵的vdmos器件及其製備方法
2023-07-15 02:11:21
專利名稱：具有屏蔽柵的vdmos器件及其製備方法
技術領域：
本發明涉及一種VDMOS結構。本發明還涉及一種VDMOS結構的製備方法。
背景技術：
隨著半導體製造工藝的不斷發展，對電源管理系統的轉換效率和尺寸要求日益提高。集成電路尺寸的縮小使得晶片操作電壓降低，因此系統的轉換效率和尺寸尤其重要。開關電源中開關的寄生電容是阻礙電源系統效率提高和尺寸減小的關鍵因素之一。VDMOS (縱向雙擴散金屬氧化物半導體場效應電晶體)結構為電源管理系統的常用開關器件。傳統VDMOS只有一層柵(見圖1)，起控制開關導通和關斷的作用，其柵漏間的電容因米勒效應成為此器件最關鍵寄生電容，此電容的減小對開關功耗的減少和速度的提高起到舉足輕重的作用。功耗的減少使得效率提高，而速度的提高使得系統中的電感和電容尺寸減小。因此，一個具有低寄生電容的VDMOS器件結構是需要的。
發明內容
本發明要解決的技術問題是提供一種具有屏蔽柵的VDMOS器件，其能降低器件的寄生電容。為解決上述技術問題，本發明的具有屏蔽柵的VDMOS結構，為在VDMOS器件的漂移區上設置有屏蔽柵，所述屏蔽柵的兩邊分別疊加設置在位於其兩邊的VDMOS器件的控制柵上，該屏蔽柵與所述控制柵和所述漂移區之間均通過絕緣層隔離。本發明還提供了一種具有屏蔽柵的VDMOS器件的製備方法，為在VDMOS器件的控制柵製備完成之後，體區注入步驟之前，包括如下步驟1)澱積在整個矽片表面氧化矽層，所述氧化矽層覆蓋所述控制柵；2)接著澱積第二層多晶矽；3)對所述第二層多晶矽進行光刻刻蝕，形成屏蔽柵，所述屏蔽柵位於漂移區之上， 且所述屏蔽柵的兩邊分別疊加設置在位於其兩邊的VDMOS器件的控制柵上。本發明的具有屏蔽柵的VDMOS器件，由於屏蔽柵的屏蔽作用，尤其是當屏蔽柵跟源有電連接時，使得控制柵與源極之間的電容跟傳統的VDMOS結構中的相比，大大減小了。 因此米勒電容大大減少，開關功耗得以減少且開關速度得到大大提高。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明圖1為現有的VDMOS器件的示意圖；圖2為本發明的VDMOS器件的示意圖；圖3為本發明的VDMOS器件的製備流程框圖；圖4為本發明的製備方法中形成控制柵後的結構示意圖5為本發明的製備方法中澱積第二層多晶矽後的結構示意圖；圖6為本發明的製備方法中形成屏蔽柵後的結構示意圖；圖7為本發明的製備方法中形成體區的離子注入過程示意圖；圖8為本發明的製備方法中形成源區後的結構示意圖。
具體實施例方式本發明的VDMOS器件(見圖2)，為在VDMOS器件的漂移區(即為襯底的外延層) 上設置有屏蔽柵，屏蔽柵的兩邊分別疊加設置在位於其兩邊的VDMOS器件的控制柵上，該屏蔽柵與控制柵和漂移區之間均通過絕緣層(可為氧化矽層)隔離。屏蔽柵與控制柵重疊的部分大概可佔屏蔽柵總長度的1/10-9/10。一具體實例中，屏蔽柵的總長度可為0. 1-100 微米，屏蔽柵的厚度範圍0. 01-5微米。屏蔽柵可設置為懸浮，也可通過互連金屬將其與VDMOS器件的源極進行電連接， 其中圖2為進行電連接的一種結構。在將屏蔽柵和源極電連接時，柵源之間的電容降低得更小。本發明的具有屏蔽柵的VDMOS器件的製備，其工藝實施步驟介紹如下(見圖3):1)在矽襯底上進行熱氧化生成二氧化矽，該層二氧化矽為器件的柵氧。之後在二氧化矽上澱積多晶矽1，對多晶矽1進行光刻和刻蝕形成控制柵(見圖4)。多晶矽的澱積通常可採用化學氣相澱積法，而多晶矽的刻蝕通常採用幹法刻蝕工藝。此時氧化層可同時進行刻蝕，也可保留。2)接著在整個矽襯底上澱積氧化矽，緊接著澱積多晶矽2 (為第二層多晶矽)。這樣兩層多晶矽之間被二氧化矽隔開，多晶矽2與襯底之間也被二氧化矽隔開(見圖5)。氧化矽的澱積可採用熱氧生長法來製備。多晶矽2的澱積同樣可採用化學氣相澱積法。多晶矽2的厚度可為0. 1-5微米。3)對多晶矽2進行光刻定義出屏蔽柵的位置，而後刻蝕所述多晶矽2形成屏蔽柵 (見圖6)。屏蔽柵的兩邊分別疊加在兩邊的控制柵之上，中間部分在襯底的外延層之上。多晶矽的刻蝕同樣可採用幹法刻蝕工藝。4)塗光刻膠，光刻去除控制柵未被屏蔽柵覆蓋的一側上方的光刻膠而其它區域被光刻膠覆蓋，進行離子束注入、去除光刻膠後進行熱擴散形成體區(見圖7)；然後利用控制柵和屏蔽柵作阻擋層，進行源區離子注入，注入後進行熱退火激活所注入的離子，形成源區 (見圖8)。體區的摻雜類型與漂移區(即為襯底的外延層)相同。源漏摻雜類型與漂移區相同，但濃度遠高於漂移區。體區、源漏區的要求均於原VDMOS器件相同。其餘步驟跟傳統工藝相同澱積層膜；通過光刻、幹刻形成接觸孔，用金屬填孔、 用幹刻或化學機械研磨去除多餘的金屬；澱積金屬膜，對金屬膜進行光刻、幹刻形成最終圖形；對晶圓背面減薄，在背面形成金屬膜(見圖2)。
權利要求
1.一種具有屏蔽柵的VDMOS器件，其特徵在於在VDMOS器件的漂移區上設置有屏蔽柵，所述屏蔽柵的兩邊分別疊加設置在位於其兩邊的VDMOS器件的控制柵上，該屏蔽柵與所述控制柵和所述漂移區之間均通過絕緣層隔離。
2.如權利要求1所述的VDMOS器件，其特徵在於所述屏蔽柵設置為懸浮。
3.如權利要求1所述的VDMOS器件，其特徵在於所述屏蔽柵與所述VDMOS器件的源極電連接。
4.如權利要求1至3中任一項所述的VDMOS器件，其特徵在於所述屏蔽柵的兩邊對稱設置，所述屏蔽柵與控制柵重疊的部分大概可佔總屏蔽柵長度的1/10-9/10。
5.如權利要求1至3中任一項權利要求所述的VDMOS器件，其特徵在於所述屏蔽柵的長度為0. 1-100微米，所述屏蔽柵的厚度範圍為0. 01-5微米。
6.如權利要求1至3中任一項所述的VDMOS器件，其特徵在於所述絕緣層為氧化矽層。
7.一種具有屏蔽柵的VDMOS器件的製備方法，其特徵在於，在VDMOS器件的控制柵製備完成之後，包括如下步驟1)澱積在整個矽片表面氧化矽層，所述氧化矽層覆蓋所述控制柵；2)接著澱積第二層多晶矽；3)對所述第二層多晶矽進行光刻刻蝕，形成屏蔽柵，所述屏蔽柵位於漂移區之上，且所述屏蔽柵的兩邊分別疊加設置在位於其兩邊的VDMOS器件的控制柵上。
8.如權利要求7所述的製備方法，其特徵在於還包括將所述VDMOS器件的源極與所述屏蔽柵形成電連接的步驟。
9.如權利要求7或8所述的製備方法，其特徵在於所述屏蔽柵的兩邊對稱設置，所述屏蔽柵位於所述控制柵上的部分為屏蔽柵總長度的1/10-9/10。
10.如權利要求7或8所述的製備方法，其特徵在於所述第二多晶矽的厚度為0.1-5 微米。
全文摘要
本發明公開了一種具有屏蔽柵的VDMOS器件，為在VDMOS器件的漂移區上設置有屏蔽柵，屏蔽柵的兩邊疊加在位於其兩邊的VDMOS器件的控制柵上，該屏蔽柵與控制柵和漂移區之間均通過絕緣層隔離。採用本發明的結構，能有效降低器件的米勒電容，降低開關功耗並提高開關的速度。本發明還公開一種具有屏蔽柵的VDMOS器件的製備方法。
文檔編號H01L29/423GK102569386SQ20101059541
公開日2012年7月11日 申請日期2010年12月17日 優先權日2010年12月17日
發明者李陸萍, 繆進徵, 金勤海 申請人:上海華虹Nec電子有限公司