一種提高後道銅布線抗電遷移性的方法
2023-08-10 17:02:51 3
專利名稱：一種提高後道銅布線抗電遷移性的方法
技術領域：
本發明屬於集成電路製造工藝技術領域，具體涉及提高抗電遷移性的銅布線的製備方法。
背景技術：
隨著集成電路的不斷發展，電晶體的最小線寬不斷縮小，目前先進的工藝已經達到0.09μm技術就是指柵極的長度為0.09微米。在線寬不斷縮小的同時，為了減小電路的RC延遲時間，採用了銅作為後道的金屬連線，並使用介電常數小的材料作為金屬線之間的絕緣層。
在使用Al線做為後道連線時，會加入一些其它的雜質原子，如Cu、Ti來提高其抗電遷移的能力，雖然銅的電遷移特性要好於鋁，但是為了提高其抗電遷移能力、即使進行電鍍銅時有的也加入少量的雜質原子，如Sn，In，Zr，Pt，Rh，Ir。這樣在形成的銅線中，由於這些雜質原子聚集在晶粒邊界或者銅線的表面，而阻礙了銅原子在電流流動時的移動，從而提高了銅線抗電遷移的能力。但是在電解液或電極中加入其它金屬原子，其電鍍效果是難以保證的，因為不同金屬的電解勢是不一樣的，不能保證均勻的摻雜效果，而且增加了工藝的複雜性。
發明內容
本發明的目的在於提出一種摻雜均勻、工藝簡單的提高後道銅布線抗電遷移性的方法。
本發明提出的提高後道銅布線抗電遷移性的方法，是在通過電鍍完成純銅的澱積後，採用離子注入的方法注入雜質原子，如Sn，In，Zr，Pt，Rh，Ir，然後進行熱處理。而(快速)熱處理是銅工藝中必須經過的，在熱處理過程中會發生再結晶過程，晶粒會長大。而且在此過程中，這些離子會聚集在晶粒的邊界。一般而言，大的晶粒和在晶粒邊界聚集的離子都有助於提高金屬線的電遷移性，就如同銅在快速熱處理後所產生的現象那樣。這樣在通過電流時就可以提高抗電遷移的能力。此外通過離子注入能量的調節令雜質原子留在銅線表面對於改善抗電遷移性也是很重要的，因為對於銅線來說，表面遷移是造成電遷移性惡化的重要原因。
由於離子注入可以調節注入能量和劑量，為實現工藝優化提供了極大的便利。本發明中，離子注入的能量可控制在2-100keV，劑量可控制在1e12～5e15/cm2。本發明中，熱處理的退火溫度可控制在200-450℃之間，時間可控制在20秒-20分鐘之間。
圖1是完成銅CMP後的示意圖。
圖2是離子注入後的示意圖。
圖3是熱處理後銅的結構的示意圖。
圖中標號1為包括前道工藝電晶體在內的矽基片；2為孔一級的lowk介質材料，3為電鍍銅的小晶粒，4刻蝕阻擋層，5為槽一級的lowk介質材料，6為離子注入，7為注入矽片的離子，8為光刻膠，9為熱處理後的銅的大晶粒，10為聚集在晶界和表面的離子。
具體實施例方式
其實現途徑有四個，一是在CMP前，無掩膜進行離子注入，此時能量相對要求較高，因為表層的銅最終是要去掉的；二是在CMP後，無掩膜進行離子注入，此時能量可以相對降低；三是在CMP前，加光刻膠掩膜僅對有銅線的區域完成離子注入；四是在CMP後，加光刻膠掩膜僅對有銅線的區域完成離子注入。後兩種方法相對前兩種方法的優點在於，通過掩膜保護了金屬線間介質不會受到離子注入的影響，避免因離子注入導致銅線間的漏電現象。
途徑一的實施步驟是1)通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積。
2)進行離子注入，保證離子注入到溝槽中。
3)通過CMP工藝，將多餘的銅去掉完成。
4)進行快速熱退火。
途徑二的實施步驟是1)通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積。
2)通過CMP工藝，將多餘的銅去掉完成。
3)進行離子注入，保證離子注入到溝槽中。
4)進行快速熱退火。
途徑三的實施步驟是1)通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積。
2)通過光刻，暴露出銅線區域，進行離子注入，保證離子注入到溝槽中。
3)去膠，並通過CMP工藝，將多餘的銅去掉完成。
4)進行快速熱退火。
途徑四的實施步驟是1)通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積。
2)並通過CMP工藝，將多餘的銅去掉完成。
3)通過光刻，暴露出銅線區域，進行離子注入，保證離子注入到溝槽中。
4)去膠，並進行快速熱退火。
其中，途徑四中的有關工藝參數可選擇如下(舉一例子)1.通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積，及相應的CMP工藝，見圖1；2.完成光刻過程，通過離子注入將Pt離子注入到矽片中，能量為40keV，劑量為le13/cm2，見圖23.然後進行200C，20min(快速)熱退火，令晶粒發生再結晶，離子聚集到晶粒的邊界，見圖3通過該方法，提高了銅導線的抗電遷移特性，而且利用成熟的注入工藝，可以調節注入的劑量和能量，有利於根據工藝的需要進行選擇。
權利要求
1.一種提高後道銅布線抗電遷移性的方法，其特徵在於在完成純銅的澱積後，採用離子注入的方法注入雜質原子，隨後進行熱處理，使這些雜質原子聚集在長大的晶粒邊界或者銅的表面，從而提高抗電遷移的特性。
2.根據權利要求1所述的方法，其特徵在於所述的雜質原子為Sn，In，Zr，Pt，Rh，Ir。
3.根據權利要求1所述的方法，其特徵在於所述的離子注入的能量為2-100keV，劑量為1e12～5e15/cm2。
4.根據權利要求書1、2、3之一所述的方法，其特徵在於熱處理的溫度控制在200-450℃之間，時間控制在20秒-20分鐘之間。
5.根據權利要求書1-4之一所述的方法，其特徵在於具體步驟如下1)通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積；2)先進行離子注入，保證離子注入到溝槽中，然後通過CMP工藝，將多餘的銅去掉完成；或者先通過CMP工藝，將多餘的銅去掉，然後進行離子注入，保證離子注入到溝槽中；3)進行快速熱退火。
6.根據權利要求書1-4之一所述的方法，其特徵在於具體步驟如下1)通過介質澱積，和光刻、刻蝕，形成大馬士革結構，並完成銅擴散阻擋層和銅的澱積；2)先通過光刻，暴露出銅線區域，進行離子注入，保證離子注入到溝槽中，然後去膠，並通過CMP工藝，將多餘的銅去掉完成；或者先去膠，並通過CMP工藝，將多餘的銅去掉，然後通過光刻，暴露出銅線區域，進行離子注入，保證離子注入到溝槽中。3)進行快速熱退火。
全文摘要
本發明屬於集成電路製造工藝技術領域，為一種提高後道銅布線抗電遷移性的方法。具體是在完成銅澱積後，採用離子注入將一些離子注入到矽片表面的銅中，使在隨後的快速熱處理過程中，在發生再結晶的同時，注入的離子聚集到晶粒邊界和銅線表面，提高了抗電遷移特性。
文檔編號H01L21/02GK1555092SQ200310122900
公開日2004年12月15日 申請日期2003年12月27日 優先權日2003年12月27日
發明者胡恆聲 申請人:上海華虹(集團)有限公司, 上海集成電路研發中心有限公司