一種用於腦電信號處理系統的A/D轉換電路的製作方法

2023-07-28 03:16:46 1

本實用新型涉及電子技術領域，具體涉及一種用於腦電信號處理系統的A/D轉換電路。

背景技術：

A/D轉換電路的功能是把模擬信號離散化，轉化成相應的數字量以滿足進一步的處理，A/D轉換包括抽樣、量化和編碼。衡量A/D轉換電路性能的主要指標是解析度、轉換時間和量化誤差。

腦電信號是一種非常微弱的生物電信號，淹沒在噪聲汙染中，A/D轉換電路的性能決定著腦電信號處理系統的採集精度，採用解析度高的A/D轉換器可以降低運算過程中引入的誤差，對腦電信號的細節採樣效果更好。當前A/D轉換電路性多數採用DPS控制的Flash A/D轉換器(或Σ-ΔA/D轉換器)構成的數模轉換電路，A/D轉換器轉換速度高，但解析度低；Σ-ΔA/D轉換器的轉換精度高，但速率低；這種設計無論是精度還是速率很難做到二者兼顧，進而影響了腦電信號處理系統的性能。

技術實現要素：

為了克服上述現有技術的缺點，本實用新型的目的在於提供一種用於腦電信號處理系統的A/D轉換電路，在滿足精度的同時兼顧速率，而且電路結構簡單、易實現，信號通道內各種噪聲幹擾很小，利於腦電信號數據分析與處理。

為了達到上述目的，本實用新型的技術方案是這樣實現的：

一種用於腦電信號處理系統的A/D轉換電路,包括16導聯腦電極接口P1，16導聯腦電極接口P1的第一輸出端通過第一八選一開關U3和第一A/D轉換器U34的輸入端連接，16導聯腦電極接口P1的第二輸出端通過第二八選一開關U4和第二A/D轉換器U35的輸入端連接，第一A/D轉換器U34、第二A/D轉換器U35的輸入端的輸出端和上位機4的輸入端連接，第一八選一開關U3、第二八選一開關U4通過FPGA控制2控制轉換，第一A/D轉換器U34、第二A/D轉換器U35通過FPGA控制2控制轉換。

所述的16導聯腦電極接口P1選用MHDR1X16，第一八選一開關U3和第二八選一開關U4採用型號相同的ADG708，第一八選一開關U3的腳管S1-S8與16導聯腦電極接口P1引腳9-16連接，第二八選一開關U4的腳管S1-S8與16導聯腦電極接口P1的引腳1-8連接，S1-S8是ADG708的模擬信號輸入端，A0、A1、A2是ADG708的通道選擇信號輸入端，EN是ADG708的使能信號輸入端，VDD是ADG708的電源輸入端，與電源VCC連接，Vss是電源的輸出端，接電源負端GND，GND是接地，D是ADG708模擬信號的輸出端，第一八選一開關U3、第二八選一開關U4的A0、A1、A2、EN分別與FPGA控制2的第1—第4輸出連接；

第一A/D轉換器U34、第二A/D轉換器U35採用型號相同的AD7290，第一八選一開關U3的D與第一A/D轉換器U34的VIN連接，第二八選一開關U4的D與第二A/D轉換器U35的VIN連接，DCLK是AD7290的時鐘管腳，第一A/D轉換器U34的DCLK1、第二A/D轉換器U35的DCLK2與FPGA控制2的第5輸出連接；CS是AD7290的片選管腳3，第一A/D轉換器U34、第二A/D轉換器U35的CS與FPGA控制2的第6輸出連接；VDD是AD7290的電源的輸入端管腳1，第一A/D轉換器U34、第二A/D轉換器U35的管腳1、電容C305、可變電容C306的一端與+3V的電源連接，電容C305，可變電容C306的另一端接地GND，AD7290的管腳NC空置；SDATA是AD7290的串行數據輸出管腳2，第一A/D轉換器U34、第二A/D轉換器U35的SDATA與上位機4的輸入連接。

本實用新型具有如下有益效果：(1)、採用FPGA控制2，低功耗、靈活的串行時鐘管理速度、所利用的資源更少，減小了成本和體積，結構簡單、易實現、易操作且信號通道內各種噪聲幹擾很小，利於腦電信號數據分析與處理。(2)、與同類設備相比，在轉換過程和數據採集過程通過CS和串行時鐘管腳通過FPGA控制2，輸入信號在CS的下降沿進行採樣，轉換同時啟動，確保了兩個A/D轉換器循環採樣無流水線延遲。

附圖說明

圖1為本實用新型的結構框圖。

圖2為本實用新型的電路圖。

具體實施方式

下面結合附圖對本實用新型進行詳細說明。

參照圖1，一種用於腦電信號處理系統的A/D轉換電路,包括16導聯腦電極接口P1，16導聯腦電極接口P1的第一輸出端通過第一八選一開關U3和第一A/D轉換器U34的輸入端連接，16導聯腦電極接口P1的第二輸出端通過第二八選一開關U4和第二A/D轉換器U35的輸入端連接，第一A/D轉換器U34、第二A/D轉換器U35的輸入端的輸出端和上位機4的輸入端連接，第一八選一開關U3、第二八選一開關U4通過FPGA控制2控制轉換，第一A/D轉換器U34、第二A/D轉換器U35通過FPGA控制2控制轉換。

參照圖2，所述的16導聯腦電極接口P1選用MHDR1X16，第一八選一開關U3和第二八選一開關U4採用型號相同的ADG708，第一八選一開關U3的腳管S1-S8與16導聯腦電極接口P1引腳9-16連接，第二八選一開關U4的腳管S1-S8與16導聯腦電極接口P1的引腳1-8連接，S1-S8是ADG708的模擬信號輸入端，A0、A1、A2是ADG708的通道選擇信號輸入端，EN是ADG708的使能信號輸入端，VDD是ADG708的電源輸入端，與電源VCC連接，Vss是電源的輸出端，接電源負端GND，GND是接地，D是ADG708模擬信號的輸出端，第一八選一開關U3、第二八選一開關U4的A0、A1、A2、EN分別與FPGA控制2的第1—第4輸出連接，通過FPGA控制2控制第一八選一開關U3、第二八選一開關U4做通道切換，實現循環採樣；

第一A/D轉換器U34、第二A/D轉換器U35採用型號相同的AD7290，第一八選一開關U3的D與第一A/D轉換器U34的VIN連接，第二八選一開關U4的D與第二A/D轉換器U35的VIN連接，DCLK是AD7290的時鐘管腳，第一A/D轉換器U34的DCLK1、第二A/D轉換器U35的DCLK2與FPGA控制2的第5輸出連接，通過時鐘輸入控制A/D轉換速率；

CS是AD7290的片選管腳3，第一A/D轉換器U34、第二A/D轉換器U35的CS與FPGA控制2的第6輸出連接，低電平有效，輸入信號在CS的下降沿進行採樣，轉換同時啟動；

VDD是AD7290的電源的輸入端管腳1，第一A/D轉換器U34、第二A/D轉換器U35的管腳1、電容C305、可變電容C306的一端與+3V的電源連接，電容C305，可變電容C306的另一端接地GND，AD7290的管腳NC空置；SDATA是AD7290的串行數據輸出管腳2，第一A/D轉換器U34、第二A/D轉換器U35的SDATA與上位機4的輸入連接，向上位機提供16導的腦電數位訊號。

本實用新型的工作原理為：第一A/D轉換器U34、第二A/D轉換器U35循環採樣，每路採樣頻率400Hz，16導聯腦電極接口P1連接在第一八選一開關U3和第二八選一開關U4上，通過FPGA控制2控制對信號循環採樣，在數據採集和轉換過程中通過CS和串行時鐘管腳進行控制，輸入信號在CS的下降沿進行採樣，轉換同時啟動，確保了第一A/D轉換器U34、第二A/D轉換器U35循環採樣無流水線延遲。