電子裝置及其製造方法、以及振蕩器的製造方法
2024-01-21 03:32:15 2
電子裝置及其製造方法、以及振蕩器的製造方法
【專利摘要】本發明提供電子裝置及其製造方法、以及振蕩器，該電子裝置能夠抑制對配置有功能元件的空腔部進行劃定的覆蓋層發生撓曲。電子裝置（100）包含：基板（10）；空腔部（30），其形成在基板（10）的上方，在內部配置有功能元件（20）；以及劃定空腔部（30）的覆蓋構造體（40），覆蓋構造體（40）具有：第1包圍壁（42），其位於基板（10）的上方，且形成於空腔部（30）的周圍；第2包圍壁（44），其位於第1包圍壁（42）的上方，且形成於空腔部（30）的周圍；以及劃定空腔部（30）的上表面的覆蓋層（46），第2包圍壁（44）在俯視時位於第1包圍壁（42）的內側。
【專利說明】電子裝置及其製造方法、以及振蕩器
【技術領域】
[0001]本發明涉及電子裝置及其製造方法、以及振蕩器。
【背景技術】
[0002]MEMS (Micro Electro Mechanical Systems:微電子機械系統)是微小構造體形成技術之一，是指例如製作微米級的精細電子機械系統的技術及其產品。
[0003]作為通過MEMS技術製造的主要器件，有振子、傳感器、致動器等。作為這樣的MEMS器件，眾所周知的是具有可動部、並將該可動部的微小位移引起的靜電電容的變化作為信號讀出的MEMS器件。在MEMS器件中，可動部的位移非常微小，妨礙位移的空氣等氣體成為引起器件的性能以及可靠性的降低的主要原因。例如，已知當減小空氣等氣體引起的阻力時，振子和壓力傳感器等的頻率精度、靈敏度等性能明顯改善，因而期望MEMS器件周圍的氣體儘可能少。因此，研究了以下方法:通過將MEMS器件配置到處於減壓狀態的空腔部並進行氣密密封，由此實現器件特性的提高。此外，也嘗試了通過密封的方法、密封構造等來提聞空腔部內的真空度。
[0004]例如，在專利文獻I中，公開了具備覆蓋構造體的電子裝置，該覆蓋構造體劃定了配置有MEMS器件等功能元件的空腔部。在專利文獻I的電子裝置中，覆蓋構造體具有層間絕緣膜和布線層的層疊構造，並且用布線層的一部分構成了從上方覆蓋空腔部的上方覆蓋部(覆蓋層)。
[0005]【專利文獻I】日本 特開2008-114354號公報
[0006]但是，在專利文獻I的電子裝置中，例如當塗布向電子基板安裝時使用的聚醯亞胺等保護樹脂時，有時從上方覆蓋空腔部的覆蓋層會由於塗布壓力而撓曲。此外，例如，有時從上方覆蓋空腔部的覆蓋層會由於晶片化時的切割壓力和磨削基板背面時的壓力而撓曲。當覆蓋層發生撓曲時，往往會引起空腔部內的真空度降低的問題，最差的情況可能會引起覆蓋層與功能元件接觸的問題。
【發明內容】
[0007]本發明的幾個方式的目的之一在於，提供一種能夠抑制對配置功能元件的空腔部進行劃定的覆蓋層發生撓曲的電子裝置及其製造方法。此外，本發明的幾個方式的目的之一在於提供包含上述電子裝置的振蕩器。
[0008]本發明的電子裝置具有:基板；功能元件，其配置在所述基板的上方；第I包圍壁，其位於所述基板的上方，且配置於所述功能元件的周圍；第2包圍壁，其被配置成位於所述第I包圍壁的上方，且俯視時位於所述第I包圍壁的內側，並且包圍所述功能元件；以及覆蓋層，其位於所述第2包圍壁的上方，並且在俯視時與所述功能元件重疊。
[0009]根據這種電子裝置，第2包圍壁在俯視時位於第I包圍壁的內側，因此能夠減小覆蓋層的覆蓋空腔部上方的區域的面積。因此，能夠抑制覆蓋層發生撓曲。
[0010]另外，在本發明的記載中，在將「上方」這一詞語例如用作「在特定部件(以下稱作「A」)的『上方』形成其他特定部件(以下稱作「B」)」等的情況下，設為包含了在A上直接形成B的情況和在A上隔著其他部件形成B的情況，來使用「上方」這一詞語。
[0011]在本發明的電子裝置中，所述覆蓋層可以與所述第2包圍壁是一體的。
[0012]根據這種電子裝置，能夠抑制覆蓋層發生撓曲。
[0013]在本發明的電子裝置中，也可以是，在所述基板與所述功能元件重疊的方向上，在所述第I包圍壁與所述第2包圍壁之間具有第3包圍壁，並且第3包圍壁在俯視時位於所述第I包圍壁與所述第2包圍壁之間。
[0014]根據這種電子裝置，能夠進一步抑制覆蓋層發生撓曲。
[0015]在本發明的電子裝置中，也可以是，所述第I包圍壁和所述第2包圍壁劃定了配置有所述功能元件的區域的側面。
[0016]根據這種電子裝置，能夠抑制覆蓋層發生撓曲。
[0017]本發明的電子裝置的製造方法包含以下工序:
[0018]在基板的上方形成功能元件；
[0019]以覆蓋所述功能元件的方式，在所述基板的上方形成第I層間絕緣層；
[0020]在所述第I層間絕緣層，形成包圍所述功能元件的第I包圍壁；
[0021]在所述第I層間絕緣層的上方形成第2層間絕緣層；
[0022]在所述第2層間絕緣層，形成包圍所述功能元件的第2包圍壁；
[0023]在所述第2層間絕緣層的上方形成覆蓋層；
[0024]在所述覆蓋層上形成貫通孔；以及
[0025]通過所述貫通孔去除所述功能元件上方的所述第I層間絕緣層和所述第2層間絕緣層，形成空腔部，
[0026]在形成所述第2包圍壁的工序中，在俯視時，在所述第I包圍壁的內側形成所述第2包圍壁。
[0027]根據這種電子裝置的製造方法，第2包圍壁在俯視時形成於第I包圍壁的內側，因此能夠減小覆蓋層的覆蓋空腔部上方的區域的面積。因此，能夠得到可抑制覆蓋層發生撓曲的電子裝置。
[0028]本發明的振蕩器包含:
[0029]本發明的電子裝置；以及
[0030]與所述電子裝置的所述功能元件電連接的電路部。
[0031]這種振蕩器能夠包含電子裝置，該電子裝置能夠抑制對配置功能元件的空腔部進行劃定的覆蓋層發生撓曲。
[0032]在本發明的電子裝置的製造方法中，也可以是，在形成所述覆蓋層的工序中，與所述第2包圍壁一體地形成所述覆蓋層。
[0033]根據這種電子裝置的製造方法，能夠得到可抑制覆蓋層發生撓曲的電子裝置。
[0034]在本發明的電子裝置的製造方法中，也可以是，在形成所述第2層間絕緣層的工序之前，包含以下工序:
[0035]在所述第I層間絕緣層的上方形成第3層間絕緣層；以及
[0036]在所述第3層間絕緣層，形成包圍所述功能元件的第3包圍壁，
[0037]在形成所述第3包圍壁的工序中，在俯視時，在所述第I包圍壁的內側形成所述第3包圍壁，
[0038]在形成所述第2包圍壁的工序中，在俯視時，在所述第3包圍壁的內側形成所述第2包圍壁。
[0039]根據這種電子裝置的製造方法，能夠得到可進一步抑制覆蓋層發生撓曲的電子裝置。【專利附圖】
【附圖說明】
[0040]圖1是示意性示出本實施方式的電子裝置的剖視圖。
[0041]圖2是示意性示出本實施方式的電子裝置的俯視圖。
[0042]圖3是示意性示出本實施方式的電子裝置的製造工序的剖視圖。
[0043]圖4是示意性示出本實施方式的電子裝置的製造工序的剖視圖。
[0044]圖5是示意性示出本實施方式的電子裝置的製造工序的剖視圖。
[0045]圖6是示意性示出本實施方式的電子裝置的製造工序的剖視圖。
[0046]圖7是示意性示出本實施方式的電子裝置的製造工序的剖視圖。
[0047]圖8是示意性示出本實施方式的變形例的電子裝置的剖視圖。
[0048]圖9是示意性示出本實施方式的變形例的電子裝置的俯視圖。
[0049]圖10是示出本實施方式的振蕩器的電路圖。
[0050]圖11是示出本實施方式的變形例的振蕩器的電路圖。
[0051]標號說明
[0052]10:基板；12:支撐基板;14:第I基底層;16:第2基底層；20:功能元件；22:第I電極；24:第2電極；24a:支撐部；24b:梁部；30:空腔部；40:覆蓋構造體；41:第I導電層；42:第I包圍壁；43:第2導電層；44:第2包圍壁；46:覆蓋層；46a:貫通孔；48:密封層；50 --第I層間絕緣層；51:貫通孔；52:第2層間絕緣層；53:貫通孔；54 --第3層間絕緣層；56:第4層間絕緣層；58:第5層間絕緣層；60:鈍化層；70:犧牲層；100:電子裝置；100a:第I端子；100b:第2端子；200:電子裝置；242:第3包圍壁；243:第3導電層；244:第4包圍壁；245:第4導電層；246:第5包圍壁；247:第5導電層；300:振蕩器；310a:輸入端子；310b:輸出端子；320:電阻；330:第I電容器；332:第2電容器；340:分頻電路。
【具體實施方式】
[0053]下面，使用附圖對本發明的優選實施方式進行詳細說明。另外，以下說明的實施方式並不對權利要求書中記載的本發明的內容進行不恰當的限定。並且並非以下說明的所有結構都是本發明的必要結構要件。
[0054]1.電子裝置
[0055]首先，參照附圖來說明本實施方式的電子裝置。圖1是示意性示出本實施方式的電子裝置100的剖視圖。圖2是示意性示出本實施方式的電子裝置100的俯視圖。另外，圖1是圖2的1-1線的剖視圖。
[0056]如圖1所示，電子裝置100包含基板10、功能元件20、空腔部30和覆蓋構造體40。並且，電子裝置100可包含層間絕緣層50、52和鈍化層60。
[0057]如圖1所示，基板10可具有支撐基板12、第I基底層14和第2基底層16。[0058]例如使用矽基板等半導體基板作為支撐基板12。也可使用陶瓷基板、玻璃基板、藍寶石基板、金剛石基板、合成樹脂基板等各種基板作為支撐基板12。
[0059]第I基底層14形成在支撐基板12上。例如使用LOCOS (local oxidation ofsilicon:矽局部氧化)絕緣層、半埋入LOCOS絕緣層、溝道絕緣層，作為第I基底層14。第I基底層14能夠將功能元件20與其他元件(例如電晶體，未圖示)在電氣上分離。
[0060]第2基底層16形成在第I基底層14上。例如使用氮化矽層作為第2基底層16。第2基底層16在後述的釋放工序中，能夠作為蝕刻阻擋層發揮作用。
[0061]功能元件20形成在基板10上，被收納(配置)在空腔部30中。功能元件20例如是懸臂梁型的MEMS振子。在圖示的例子中，功能元件20具有形成在基板10上的第I電極
22、以及與第I電極22隔開間隔而形成的第2電極24。
[0062]第2電極24可具有形成在基板10上的支撐部24a、和從支撐部24a延伸出並與第I電極22相對地配置的梁部24b。作為第I電極22和第2電極24的材質，例如可舉出通過摻雜預定的雜質(例如硼)而被賦予了導電性的多晶矽。
[0063]在功能元件20中，在向第I電極22和第2電極24之間施加電壓(交變電壓)時，梁部24b由於在電極22、24之間產生的靜電力而在基板10的厚度方向上振動。
[0064]另外，功能元件20不限於圖示的例子，例如也可以是梁部的兩端部被固定的雙臂支撐梁型的振子。此外，功能元件20也可以是如下的振子:第2電極具有支撐部、以及從支撐部朝向彼此相反方向延伸的第I梁部和第2梁部，分別與第I梁部和第2梁部相對地形成有第I電極。此外，功能元件20例如也可以是MEMS振子以外的石英振子、SAW (表面聲波)元件、加速度傳感器、陀螺儀、微型致動器等各種功能元件。由此，電子裝置100能夠具有可收納在空腔部30中的任意的功能元件。
[0065]空腔部30是用於收納功能元件20的空間。在圖示的例子中，空腔部30由基板10和覆蓋構造體40劃定(規定)。空腔部30內例如是減壓狀態。由此，能夠實現功能元件20的動作精度的提高。另外，雖然未圖示，但空腔部30可以進一步由層間絕緣層50、52劃定。
[0066]覆蓋構造體40劃定(規定)了空腔部30。覆蓋構造體40構成為包含第I導電層41、第I包圍壁42、第2導電層43、第2包圍壁44、覆蓋層46和密封層48。在圖示的例子中，從基板10側起，按照第I導電層41、第I包圍壁42、第2導電層43、第2包圍壁44、覆蓋層46和密封層48的順序進行了層疊。
[0067]第I導電層41形成在基板10上。第I導電層41例如是通過摻雜預定的雜質而被賦予了導電性的多晶矽層。第I導電層41形成為在空腔部30的周圍包圍功能元件20。第I導電層41的平面形狀例如是四邊形。另外，第I導電層41的平面形狀沒有特別限定，例如可採用圓形、多邊形等任意形狀。
[0068]第I包圍壁42形成在第I導電層41上。第I包圍壁42形成在空腔部30的周圍。例如圖2所示,第I包圍壁42在俯視時具有包圍功能元件20的封閉形狀。在圖示的例子中，第I包圍壁42的平面形狀為四邊形。另外，第I包圍壁42的平面形狀沒有特別限定，可採用圓形、多邊形等任意形狀。在圖示的例子中，第I包圍壁42劃定了空腔部30的側面。在圖示的例子中，在俯視時，在由第I包圍壁42包圍的區域內形成有功能元件20。SP，在俯視時，由第I包圍壁42包圍的區域的大小和形狀是由功能元件20的大小和形狀決定的。第I包圍壁42形成於第I層間絕緣層50。例如對第I層間絕緣層50進行蝕刻而形成貫通孔，並用金屬材料填充該貫通孔，由此形成第I包圍壁42。即，第I包圍壁42是連接第I導電層41和第2導電層43的過孔。
[0069]第2導電層43形成在第I包圍壁42上。在圖示的例子中，第2導電層43還形成在第I層間絕緣層50上。第2導電層43與第I包圍壁42 —體地形成。S卩，第2導電層43與第I包圍壁42可在相同的工序中形成。在俯視時，第2導電層43形成為在空腔部30的周圍包圍功能元件20。第2導電層43例如在俯視時具有包圍功能元件20的封閉形狀。在圖示的例子中，第2導電層43的平面形狀為四邊形。另外，第2導電層43的平面形狀沒有特別限定，可採用圓形、多邊形等任意形狀。第I包圍壁42和第2導電層43例如是鋁層、鈦層或者鋁層和鈦層的層疊體。
[0070]第2包圍壁44形成在第2導電層43上。S卩，第2包圍壁44相對於第I包圍壁42形成於與基板10側相反的一側。第2包圍壁44形成在空腔部30的周圍。第2包圍壁44例如在俯視時具有包圍功能元件20的封閉形狀。在圖示的例子中，第2包圍壁44的平面形狀為四邊形。另外，第2包圍壁44的平面形狀沒有特別限定，可採用圓形、多邊形等任意形狀。第2包圍壁44劃定了空腔部30的側面。第2包圍壁44形成於第2層間絕緣層52。例如對第2層間絕緣層52進行蝕刻而形成貫通孔，並用金屬材料填充該貫通孔，由此形成第2包圍壁44。S卩，第2包圍壁44是連接第2導電層43和覆蓋層46的過孔。
[0071]如圖2所示，第2包圍壁44在俯視時位於第I包圍壁42的內偵彳。因此，在俯視時，由第2包圍壁44包圍的區域的面積小於由第I包圍壁42包圍的區域的面積。此處，所謂第2包圍壁44在俯視時位於第I包圍壁42的內側的情況，只要在俯視時第2包圍壁44的內緣位於第I包圍壁42的內緣的內側即可，例如還包含第I包圍壁42的一部分與第2包圍壁44的一部分重疊的情況。第2包圍壁44在俯視時僅配置於由第I包圍壁42包圍的區域內。
[0072]覆蓋層46從上方覆蓋空腔部30而形成。覆蓋層46劃定了空腔部30的上表面。在圖示的例子中，覆蓋層46形成在空腔部30上、第2包圍壁44上以及第2層間絕緣層52上。覆蓋層46在俯視時至少形成在由第2包圍壁44包圍的區域上。覆蓋層46與第2包圍壁44 一體地形成。即，覆蓋層46與第2包圍壁44可在相同的工序中形成。在覆蓋層46中設置有貫通孔46a。在圖示的例子中，設置有18個貫通孔46a，但其數量不受限定。如後所述，在形成空腔部30的釋放工序中，能夠通過貫通孔46a提供蝕刻液或蝕刻氣。第2包圍壁44和覆蓋層46例如是鋁層、鈦層或者鋁層和鈦層的層疊體。
[0073]密封層48配置在覆蓋層46上。密封層48將形成於覆蓋層46的貫通孔46a封閉。由此，能夠防止氣體等從外部通過貫通孔46a侵入到空腔部30。密封層48例如是鋁層、鈦層或者鋁層和鈦層的層疊體。覆蓋層46和密封層48通過從上方覆蓋空腔部30，從而能夠作為密封空腔部30的密封部件發揮作用。
[0074]期望向覆蓋構造體40施加一定電位(例如接地電位)。由此，能夠使覆蓋構造體40作為電磁屏蔽部發揮作用。因此，能夠將功能元件20與外部電遮蔽。
[0075]鈍化層60形成在覆蓋層46上和第2層間絕緣層52上。鈍化層60例如是氮化矽層。
[0076]本實施方式的電子裝置100例如具有以下特徵。
[0077]在電子裝置100中，劃定空腔部30的覆蓋構造體40具有:第I包圍壁42，其位於基板10的上方，且形成於空腔部30的周圍；第2包圍壁44，其位於第I包圍壁42的上方，且形成於空腔部30的周圍；以及劃定空腔部30的上表面的覆蓋層46，第2包圍壁44在俯視時位於第I包圍壁42的內側。這樣，由於第2包圍壁44在俯視時位於第I包圍壁42的內側，因此和例如第I包圍壁42與第2包圍壁44在俯視時重疊地形成的情況相比，既能夠確保形成功能元件20的區域，又能減小覆蓋層46的覆蓋空腔部30的上方的區域的面積。因此，能夠抑制覆蓋層46發生撓曲。因此，能夠防止例如當塗布向電子基板安裝時使用的聚醯亞胺等保護樹脂時，覆蓋層46由於塗布壓力發生撓曲而與功能元件20接觸的情況。此夕卜，能夠防止覆蓋層46例如由於晶片化時的切割壓力和磨削基板10的背面時的壓力發生撓曲而與功能元件20接觸的情況。此外，根據本實施方式的電子裝置100，能夠提高覆蓋構造體40的機械強度。
[0078]2.電子裝置的製造方法
[0079]接著，參照附圖來說明本實施方式的電子裝置的製造方法。圖3?圖7是示意性示出本實施方式的電子裝置100的製造工序的剖視圖。
[0080]如圖3所示，在支撐基板12上形成第I基底層14。例如通過LOCOS法、STKshallowtrench isolation:淺溝道隔離)法形成第I基底層14。
[0081]接著，在第I基底層14上形成第2基底層16。第2基底層16例如是通過CVD(chemical vapor deposition:化學氣相沉積)法、派射法進行成膜後,通過光刻技術和蝕刻技術進行構圖而形成的。能夠通過本工序形成基板10。
[0082]如圖4所示，在第2基底層16上形成第I電極22。第I電極22是通過CVD法或濺射法等進行成膜後，通過光刻技術和蝕刻技術進行構圖而形成的。在第I電極22由多晶娃構成的情況下，為了賦予導電性而摻雜預定的雜質。
[0083]接著，以覆蓋第I電極22的方式形成犧牲層70。犧牲層70例如是二氧化矽層。犧牲層70是通過對第I電極22進行熱氧化而形成的。可通過調整第I電極22的結晶性和雜質濃度來控制犧牲層70的膜厚，另外，也可以使用CVD法或濺射法形成犧牲層70。
[0084]然後，形成第2電極24和第I導電層41。第2電極24形成在犧牲層70和第2基底層16上。第I導電層41形成在第2基底層16上。第2電極24和第I導電層41是通過CVD法或濺射法等進行成膜後，通過光刻技術和蝕刻技術進行構圖而形成的。在第2電極24和第I導電層41由多晶矽構成的情況下，為了賦予導電性而摻雜預定的雜質。這樣，在本工序中，能夠在同一工序中形成第2電極24和第I導電層41。另外，第I導電層41也可以不與第2電極24在同一工序中形成，而與第I電極22在同一工序中形成。能夠通過本工序在基板10上形成功能元件20。
[0085]如圖5所示，以覆蓋功能元件20的方式在基板10的上方形成第I層間絕緣層50。例如可通過CVD法或塗布(旋轉塗敷)法等形成第I層間絕緣層50。也可以在形成第I層間絕緣層50後，進行使第I層間絕緣層50的表面平坦化的處理。接著，對第I層間絕緣層50進行構圖，形成貫通第I層間絕緣層50的貫通孔51。貫通孔51在俯視時以包圍功能元件20的方式形成。
[0086]接著，形成第I包圍壁42和第2導電層43。第I包圍壁42形成在貫通孔51內。第2導電層43形成在第I包圍壁42上和第I層間絕緣層50上。第I包圍壁42和第2導電層43例如是通過濺射法、鍍覆法等進行成膜後，通過光刻技術和蝕刻技術進行構圖而形成的。在本工序中，能夠在同一工序中形成第I包圍壁42和第2導電層43。第I包圍壁42和第2導電層43 —體地形成。
[0087]如圖6所示，以覆蓋第I層間絕緣層50和第2導電層43的方式形成第2層間絕緣層52。第2層間絕緣層52例如是通過CVD法或塗布(旋轉塗敷)法而形成的。也可以在形成第2層間絕緣層52後，進行使第2層間絕緣層52的表面平坦化的處理。接著，對第2層間絕緣層52進行構圖，形成貫通第2層間絕緣層52的貫通孔53。貫通孔53以俯視時處於貫通孔51 (第I包圍壁42)的內側且包圍功能元件20的方式形成。
[0088]接著，形成第2包圍壁44和覆蓋層46。第2包圍壁44形成在貫通孔53內。覆蓋層46形成在第2包圍壁44上和第2層間絕緣層52上。第2包圍壁44和覆蓋層46例如是通過濺射法、鍍覆法等進行成膜後，通過光刻技術和蝕刻技術進行構圖而形成的。第2包圍壁44形成在貫通孔53內，貫通孔53位於形成了第I包圍壁42的貫通孔51的內側，因此第2包圍壁44形成於第I包圍壁42的內側。在本工序中，能夠在同一工序中形成第2包圍壁44和覆蓋層46。第2包圍壁44和覆蓋層46 —體地形成。
[0089]接著，對覆蓋層46進行構圖，形成貫通孔46a。另外，可以在形成覆蓋層46的工序中同時形成貫通孔46a。由此，能夠實現製造工序的簡化。
[0090]如圖7所示,使蝕刻液或蝕刻氣通過貫通孔46a,去除功能元件20上方的層間絕緣層50、52和犧牲層70，形成空腔部30 (釋放工序)。釋放工序例如是通過使用了氫氟酸或緩衝氫氟酸(氫氟酸和氟化銨的混合液)等的溼蝕刻、使用了氫氟系的氣體等的幹蝕刻等進行的。包圍壁42、44、導電層41、43以及覆蓋層46是由在釋放工序中不會被蝕刻掉的材料形成的，由此能夠防止空腔部30向包圍壁42、44的外側擴展。此外，第2基底層16能夠作為蝕刻阻擋層發揮作用。
[0091]接著，在覆蓋層46上和第2層間絕緣層52上形成鈍化層60。鈍化層60例如是通過CVD法或濺射法等進行成膜後，通過光刻技術和蝕刻技術進行構圖而形成的。
[0092]如圖1所示，在覆蓋層46和鈍化層60上形成封閉貫通孔46a的密封層48。密封層48例如是通過CVD法或濺射法等氣相生長法進行成膜後，通過光刻技術和蝕刻技術進行構圖而形成的。由此，能夠將空腔部30在維持減壓狀態下密封。通過本工序形成覆蓋構造體40。
[0093]通過以上的工序能夠製造電子裝置100。
[0094]本實施方式的電子裝置的製造方法例如具有以下特徵。
[0095]在本實施方式的電子裝置的製造方法中，包含以下工序:在第I層間絕緣層50上形成包圍功能元件20的第I包圍壁42 ;以及在第2層間絕緣層52上形成包圍功能元件20的第2包圍壁44，在形成第2包圍壁44的工序中，在俯視時將第2包圍壁44形成於第I包圍壁42的內側。由此，能夠得到可抑制覆蓋層46發生撓曲的電子裝置。
[0096]3.電子裝置的變形例
[0097]接著，參照附圖來說明本實施方式的電子裝置的變形例。圖8是示意性示出本實施方式的變形例的電子裝置200的剖視圖。圖9是示意性示出本實施方式的變形例的電子裝置200的俯視圖。另外，圖8是圖9的VIII — VIII線的剖視圖。以下，在本實施方式的變形例的電子裝置200中，對具有與上述電子裝置100的結構部件相同功能的部件標註相同標號並省略其詳細說明。[0098]如圖1和圖2所示，上述電子裝置100具有層疊了第I導電層41、第2導電層43和覆蓋層46而得到的3層構造。
[0099]與此相對，如圖8和圖9所示，上述電子裝置200具有層疊了第I導電層41、第2導電層43、第3導電層243、第4導電層245、第5導電層247和覆蓋層46而得到的6層構造。
[0100]電子裝置200除了電子裝置100的結構部件以外，還可以包含包圍壁242、244、246、導電層243、245、247和層間絕緣層54、56、58。
[0101]如圖8所示，第3包圍壁242、第4包圍壁244和第5包圍壁246形成於第I包圍壁42與第2包圍壁44之間。如圖9所示，在俯視時，第3包圍壁242、第4包圍壁244和第5包圍壁246位於第I包圍壁42的內側。第2包圍壁44位於第3包圍壁242、第4包圍壁244和第5包圍壁246的內側。在電子裝置200中，覆蓋構造體40構成為包含包圍壁42、44、242、244、246、導電層41、43、243、245、247、覆蓋層46和密封層48。在圖示的例子中，從基板10側起，按照第I導電層41、第I包圍壁42、第2導電層43、第3包圍壁242、第3導電層243、第4包圍壁244、第4導電層245、第5包圍壁246、第5導電層247、第2包圍壁244、覆蓋層46和密封層48的順序進行了層疊。
[0102]第3包圍壁242形成在第2導電層43上。第3包圍壁242形成於第3層間絕緣層54。例如對第3層間絕緣層54進行蝕刻而形成貫通孔，並用金屬材料填充該貫通孔，由此形成第3包圍壁242。即，第3包圍壁242是連接第2導電層43和第3導電層243的過孔。如圖9所示，第3包圍壁242在俯視時位於第I包圍壁42的內側。因此，在俯視時，由第3包圍壁242包圍的區域的面積小於由第I包圍壁42包圍的區域的面積。
[0103]第4包圍壁244形成在第3導電層243上。第4包圍壁244形成於第4層間絕緣層56。例如對第4層間絕緣層56進行蝕刻而形成貫通孔，並用金屬材料填充該貫通孔，由此形成第4包圍壁244。S卩，第4包圍壁244是連接第3導電層243和第4導電層245的過孔。如圖9所示，第4包圍壁244在俯視時位於第3包圍壁242的內側。因此，在俯視時，由第4包圍壁244包圍的區域的面積小於由第3包圍壁242包圍的區域的面積。
[0104]第5包圍壁246形成在第4導電層245上。第5包圍壁246形成於第5層間絕緣層58。例如對第5層間絕緣層58進行蝕刻而形成貫通孔，並用金屬材料填充該貫通孔，由此形成第5包圍壁246。S卩，第5包圍壁246是連接第4導電層245和第5導電層247的過孔。如圖9所示，第5包圍壁246在俯視時位於第4包圍壁244的內側。因此，在俯視時，由第5包圍壁246包圍的區域的面積小於由第4包圍壁244包圍的區域的面積。
[0105]包圍壁242、244、246形成在空腔部30的周圍。包圍壁242、244、246例如在俯視時具有包圍功能元件20的封閉形狀。在圖示的例子中，包圍壁242、244、246的平面形狀為四邊形。另外，包圍壁242、244、246的平面形狀沒有特別限定，可採用圓形、多邊形等任意形狀。包圍壁242、244、246劃定了空腔部30的側面。包圍壁242、244、246例如通過與上述第I包圍壁42相同的工序形成。
[0106]在電子裝置200中，第2包圍壁44形成在第5導電層247上。如圖9所示，第2包圍壁44在俯視時位於第5包圍壁246的內側。因此，在俯視時，由第2包圍壁44包圍的區域的面積小於由第5包圍壁246包圍的區域的面積。
[0107]第3導電層243形成在第3包圍壁242上。在圖示的例子中，第3導電層243還形成在第3層間絕緣層54上。第3導電層243與第3包圍壁242 —體地形成。S卩，第3導電層243與第3包圍壁242可在相同的工序中形成。第3導電層243和第3包圍壁242例如是鋁層、鈦層或者鋁層和鈦層的層疊體。第3導電層243例如在俯視時具有包圍功能元件20的封閉形狀。
[0108]第4導電層245形成在第4包圍壁244上。在圖示的例子中，第4導電層245還形成在第4層間絕緣層56上。第4導電層245與第4包圍壁244 —體地形成。S卩，第4導電層245與第4包圍壁244可在相同的工序中形成。第4導電層245和第4包圍壁244例如是鋁層、鈦層或者鋁層和鈦層的層疊體。第4導電層245例如在俯視時具有包圍功能元件20的封閉的形狀。
[0109]第5導電層247形成在第5包圍壁246上。在圖不的例子中，第5導電層247還形成在第5層間絕緣層58上。第5導電層247與第5包圍壁246 —體地形成。S卩，第5導電層247與第5包圍壁246可在相同的工序中形成。第5導電層247和第5包圍壁246例如是鋁層、鈦層或者鋁層和鈦層的層疊體。第5導電層247例如在俯視時具有包圍功能元件20的封閉的形狀。導電層243、245、247例如通過與第2導電層43相同的工序形成。
[0110]本實施方式的電子裝置200例如具有以下特徵。
[0111]在電子裝置200中，劃定空腔部30的覆蓋構造體40具有:第I包圍壁42，其位於基板10的上方，且形成於空腔部30的周圍；第2包圍壁44，其位於第I包圍壁42的上方，且形成於空腔部30的周圍；第3包圍壁242，其位於第I包圍壁42與第2包圍壁44之間，且形成於空腔部30的周圍；以及劃定空腔部30的上表面的覆蓋層46，第3包圍壁242在俯視時位於第I包圍壁42的內側，第2包圍壁44在俯視時位於第3包圍壁242的內側。由此，與上述電子裝置100相比，能夠減小覆蓋層46的覆蓋空腔部30的上方的區域的面積，因此能夠進一步抑制覆蓋層46發生撓曲。
[0112]另外，此處說明了電子裝置200具有6層構造的情況，但層數隻要為2層以上即可，沒有特別限定。
[0113]4.振蕩器
[0114]接著，參照附圖來說明本實施方式的振蕩器。圖10是示出本實施方式的振蕩器300的電路圖。
[0115]如圖10所示，振蕩器300例如包含本發明的電子裝置(例如電子裝置100)、和反轉放大電路(電路部)310。
[0116]電子裝置100具有與功能元件20的第I電極22電連接的第I端子100a、與功能元件20的第2電極24電連接的第2端子100b。電子裝置100的第I端子IOOa至少與反轉放大電路310的輸入端子310a交流連接。電子裝置100的第2端子IOOb至少與反轉放大電路310的輸出端子310b交流連接。
[0117]在圖示的例子中，反轉放大電路310由一個反相器構成，但為了滿足期望的振蕩條件，也可以組合多個反相器(反轉電路)和放大電路來構成。
[0118]振蕩器300可以構成為包含針對反轉放大電路310的反饋電阻。在圖10所示的例子中，反轉放大電路310的輸入端子與輸出端子經由電阻320連接。
[0119]振蕩器300構成為包含連接在反轉放大電路310的輸入端子3IOa與基準電位(接地電位)之間的第I電容器330、和連接在反轉放大電路310的輸出端子310b與基準電位(接地電位)之間的第2電容器332。由此，能夠成為由電子裝置100和電容器330、332構成諧振電路的振蕩電路。振蕩器300輸出由該振蕩電路得到的振蕩信號f。
[0120]構成振蕩器300的電晶體和電容器等元件(未圖示)例如可以形成在支撐基板12上(參照圖1)。由此，能夠單片地形成電子裝置100和反轉放大電路310。
[0121]在支撐基板12上形成構成振蕩器300的電晶體等元件的情況下，可以在與形成上述電子裝置100的工序相同的工序中形成構成振蕩器300的電晶體等元件。具體而言，在形成犧牲層70的工序中(參照圖4)，可以形成電晶體的柵極絕緣層。並且，在形成第2電極24的工序中(參照圖4)，可以形成電晶體的柵電極。由此，通過將電子裝置100的製造工序和構成振蕩器300的電晶體等元件的製造工序共同化，能夠實現製造工序的簡化。
[0122]根據振蕩器300，能夠包含電子裝置100，該電子裝置100能夠抑制對配置功能元件20的空腔部30進行劃定的覆蓋層46發生撓曲。
[0123]另外，如圖11所示，振蕩器300還可以具有分頻電路340。分頻電路340對振蕩電路的輸出信號Vrat進行分頻，輸出振蕩信號f。由此，振蕩器300例如能夠得到頻率比輸出信號Vtjut的頻率低的輸出信號。
[0124]本發明包含與實施方式中說明的結構實質相同的結構(例如，功能、方法和結果相同的結構，或者目的和效果相同的結構)。此外，本發明包含對實施方式中說明的結構的非本質部分進行置換後的結構。此外，本發明包含能夠起到與實施方式中說明的結構相同作用效果的結構或達到相同目的的結構。此外，本發明包含對實施方式中說明的結構附加了公知技術後的結構。
【權利要求】
1.一種電子裝置，其具有: 基板； 功能元件，其配置在所述基板的上方； 第I包圍壁，其位於所述基板的上方，且配置於所述功能元件的周圍； 第2包圍壁，其被配置成相對於所述第I包圍壁位於與所述基板側相反的一側，且俯視時位於所述第I包圍壁的內側，並且包圍所述功能元件；以及 覆蓋層，其位於所述第2包圍壁的上方，並且在俯視時與所述功能元件重疊。
2.根據權利要求1所述的電子裝置，其中， 所述覆蓋層與所述第2包圍壁是一體的。
3.根據權利要求1或2所述的電子裝置，其中， 在所述基板與所述功能元件重疊的方向上，在所述第I包圍壁與所述第2包圍壁之間具有第3包圍壁，並且所述第3包圍壁在俯視時位於所述第I包圍壁與所述第2包圍壁之間。
4.根據權利要求1或2所述的電子裝置，其中， 所述第I包圍壁和所述第2包圍壁劃定了配置有所述功能元件的區域的側面。
5.—種振蕩器,其具有: 權利要求1或2所述的電子裝置；以及 與所述電子裝置的所述功能元件電連接的電路部。
6.一種電子裝置的製造方法，其包含以下工序: 在基板的上方形成功能元件； 以覆蓋所述功能元件的方式，在所述基板的上方形成第I層間絕緣層； 在所述第I層間絕緣層，形成包圍所述功能元件的第I包圍壁； 在所述第I層間絕緣層的上方形成第2層間絕緣層； 在所述第2層間絕緣層，形成包圍所述功能元件的第2包圍壁； 在所述第2層間絕緣層的上方形成覆蓋層； 在所述覆蓋層上形成貫通孔；以及 通過所述貫通孔去除所述功能元件上方的所述第I層間絕緣層和所述第2層間絕緣層， 在形成所述第2包圍壁的工序中，在俯視時，在所述第I包圍壁的內側形成所述第2包圍壁。
7.根據權利要求6所述的電子裝置的製造方法，其中， 在形成所述覆蓋層的工序中，與所述第2包圍壁一體地形成所述覆蓋層。
8.根據權利要求6或7所述的電子裝置的製造方法，其中， 在形成所述第2層間絕緣層的工序之前，包含以下工序: 在所述第I層間絕緣層的上方形成第3層間絕緣層；以及 在所述第3層間絕緣層，形成包圍所述功能元件的第3包圍壁， 在形成所述第3包圍壁的工序中，在俯視時，在所述第I包圍壁的內側形成所述第3包圍壁， 在形成所述第2包圍壁的工序中，在俯視時，在所述第3包圍壁的內側形成所述第2包圍壁。
【文檔編號】H03H9/02GK103663343SQ201310395447
【公開日】2014年3月26日 申請日期:2013年9月3日 優先權日:2012年9月11日
【發明者】北野洋司, 奧山規生 申請人:精工愛普生株式會社