可編程放大輸入信號振幅的sar模擬數字轉換器及其方法

2024-02-13 22:44:15

可編程放大輸入信號振幅的sar模擬數字轉換器及其方法
【專利摘要】一種可編程放大輸入信號振幅的SAR模擬數字轉換器（SAR?ADC）及其方法，其於取樣階段期間將電容陣列中至少一電容的下極板電性連接至輸入信號，以由電容陣列對輸入信號進行取樣及放大，藉以降低所需的取樣電容，或減少噪聲的產生。
【專利說明】可編程放大輸入信號振幅的SAR模擬數字轉換器及其方法

【技術領域】
[0001] 本發明涉及一種逐漸逼近式模擬數字轉換器（successive-approximation-regis ter analog-to-digital converter ;SAR ADC)，特別是涉及一種可編程放大輸入信號振幅 的SAR ADC及其方法。

【背景技術】
[0002] 模擬數字轉換器（analog-to-digital converter ;ADC)有多種架構，例如：快閃 式（flash) ADC、管路式（pipelined) ADC、逐漸逼近式（successive-approximation-regis ter ;SAR) ADC等。這些架構各有各的優點，通常會依據不同的應用需求來選定。其中，SAR ADC較其他架構消耗較低功率、較小面積及較低成本。
[0003] SAR ADC的運作始於取樣階段（sampling phase)。在取樣階段期間，取樣保持電路 對模擬輸入信號進行取樣存取。接著，SAR ADC進入位元循環階段（bit-cycling phase), 以決定數字碼的轉換輸出。
[0004] N位元（N-bit) SAR ADC通常包括一取樣保持（S/Η)電路、一 N位元數字模擬轉換 器（digital-to-analog converter ;DAC)、一電壓比較器以及一 SAR 控制電路。
[0005] 輸入電壓經由取樣保持電路提供穩定電壓給電壓比較器，並且電壓比較器將此穩 定電壓與N位元DAC的輸出電壓做比較。SAR控制電路使用二元搜索算法（binary search algorithm)控制N位元DAC的輸出。
[0006] 其中，取樣保持電路及N位元DAC -般是以電容陣列組成的電容式DAC實現。SAR 控制電路通過控制電容式DAC中的開關元件的開關來調整N位元DAC的輸出。
[0007] 為了抑制電源噪聲和共模噪聲，常見的SAR ADC會採用全差分結構。常見的全差 分結構的SAR ADC主要有兩種：一種採用上極板取樣，一種採用下極板取樣。也就是說，在 取樣階段期間，電容陣列的上極板均耦接至輸入信號或電容陣列的下極板均耦接至輸入信 號，以取樣輸入信號。
[0008] 由於受到電容的取樣噪聲（KT/C noise)的限制，SAR ADC的取樣電容的大小通常 是與輸入信號的振幅的平方成反比。因此，若能將輸入信號的振幅增大，則可大幅減小取 樣電容的大小。現有技術主要是使用可編程增益放大器（programmable gain amplifier; PGA)來實現對輸入信號的振幅進行放大，但PGA本身會消耗晶片面積，並且會帶來額外的 噪聲（noise)。


【發明內容】

[0009] 在一實施例中，一種可編程放大輸入信號振幅的逐漸逼近式模擬數字轉換器包括 一第一端點、一第二端點、一第三端點、一第四端點、一第五端點、一比較器、一 SAR控制電 路、一選擇模塊以及一電容模塊。選擇模塊包括多個第一切換單兀UA1、UA2?UA(N-l)、多 個第二切換單元UB1、UB2?UB(N-l))、一第一開關SW1以及一第二開關SW2。電容模塊170 包括多個第一電容CA1、CA2?CA (N-1)以及多個第二電容CB1、CB2?CB (N-1)。
[0010] 第一端點用以接收一差動輸入信號中的一者、第二端點用以接收此差動輸入信號 中的另一者、第三端點用以接收正相參考電壓、第四端點用以接收反相參考電壓、以及第五 端點用以接收共模電壓。
[0011] SAR控制電路耦接比較器的輸出端，並根據比較器的輸出產生第一控制信號、第二 控制信號以及數位訊號。於此，第一切換單元受控於第一控制信號，而第二切換單元受控於 第二控制信號。
[0012] 第一開關耦接在比較器的第一輸入端與第一端點之間，並且第二開關耦接在比較 器的第二輸入端與第二端點之間。
[0013] 第一電容分別對應第一切換單元，並且耦接在比較器的第一輸入端與對應的第一 切換單元之間。其中，各第一電容經由對應的第一切換單元耦接至第三端點、第四端點及第 五端點，並且至少一第一電容還經由對應的第一切換單元耦接至第二端點。
[0014] 第二電容分別對應第二切換單元，並且耦接在比較器的第二輸入端與對應的第二 切換單元之間。其中，各第二電容經由對應的第二切換單元耦接至第三端點、第四端點及第 五端點。
[0015] 在一實施例中，一種可編程放大輸入信號振幅的SAR模擬數字轉換方法，包括：依 序執行的一取樣階段、一保持階段以及一位元循環階段。
[0016] 在取樣階段期間的步驟包括：利用電容模塊中的多個第一電容的上極板取樣一差 動輸入信號中的一者、利用此些第一電容中的至少一第一電容的下極板取樣此差動輸入信 號中的另一者、以及利用電容模塊中的多個第二電容的上極板取樣此差動輸入信號中的另 一者。其中，此些第二電容分別對應此些第一電容。
[0017] 在保持階段期間的步驟包括：將第一電容及第二電容的上極板與差動輸入信號斷 開，以及將第一電容的下極板置位至電性連接一共模電壓。
[0018] 於位元循環階段期間的步驟包括：利用一比較器比較第一電容的上極板的端電壓 與第二電容的上極板的端電壓、依序根據比較器的輸出將一第一電容的下極板及對應的第 二電容的下極板由電性連接共模電壓切換成分別電性連接差動參考電壓，並於每次切換後 再次利用比較器比較第一電容的上極板的端電壓與第二電容的上極板的端電壓、以及根據 比較器的輸出產生一數位訊號。
[0019] 在一些實施例中，在取樣階段期間還包括：利用此些第二電容中的至少一者的下 極板取樣差動輸入信號中的一者。並且，在保持階段期間還包括：將此些第二電容的下極板 置位至電性連接共模電壓。
[0020] 綜上，根據本發明的可編程放大輸入信號振幅的逐漸逼近式模擬數字轉換器及其 方法利用電容的上下極板同時取樣，因而能同時放大輸入信號的振幅，以致於在同樣程度 的噪聲的考慮下，所需的取樣電容會更小，或者，對於相同的取樣電容，所帶來的噪聲會更 小。並且，對於偽差動輸入信號，在經過取樣以後，就將偽差動輸入信號自動轉換成全差動 輸入信號，藉以抑制電源噪聲和共模噪聲。

【專利附圖】

【附圖說明】
[0021] 圖1為根據本發明一實施例的可編程放大輸入信號振幅的逐漸逼近式模擬數字 轉換器（SAR ADC)的概要不意圖。
[0022] 圖2為於取樣階段期間圖1中的可編程放大輸入信號振幅的SARADC的一示範性 狀態的示意圖。
[0023] 圖3為於保持階段及位元循環階段的第1次比較期間圖1中的可編程放大輸入信 號振幅的SAR ADC的一示範性狀態的示意圖。
[0024] 圖4為於位元循環階段的第2次比較期間圖1中的可編程放大輸入信號振幅的 SAR ADC的一示範性狀態的示意圖。
[0025] 圖5為於位元循環階段的第2次比較期間圖1中的可編程放大輸入信號振幅的 SAR ADC的另一示範性狀態的示意圖。
[0026] 圖6為於位元循環階段的第3次比較期間圖1中的可編程放大輸入信號振幅的 SAR ADC的一示範性狀態的局部示意圖。
[0027] 圖7為於位元循環階段的第3次比較期間圖1中的可編程放大輸入信號振幅的 SAR ADC的另一不範性狀態的局部不意圖。
[0028] 圖8為根據本發明另一實施例的可編程放大輸入信號振幅的SARADC的局部示意 圖。
[0029] 圖9為於取樣階段期間圖8中的可編程放大輸入信號振幅的SARADC的一示範性 狀態的局部不意圖。
[0030] 圖10為於保持階段及位元循環階段的第1次比較期間圖8中的可編程放大輸入 信號振幅的SAR ADC的一不範性狀態的局部不意圖。
[0031] 圖11為切換單元的一示範性結構的示意圖。
[0032] 圖12為切換單元的另一示範性結構的示意圖。
[0033] 【符號說明】
[0034] 10 逐漸逼近式模擬數字轉換器
[0035] 110比較器
[0036] 130 SAR控制電路
[0037] 150 電容模塊
[0038] 170選擇模塊
[0039] N1 第一端點
[0040] N2 第二端點
[0041] N3 第三端點
[0042] N4 第四端點
[0043] UA1?UA(N-l) 第一切換單元
[0044] UB1?UB(N-l) 第二切換單元
[0045] SW1 第一開關
[0046] SW2 第二開關
[0047] CA1 ?CA(N-l)第一電容
[0048] CB1 ?CB(N-l)第二電容
[0049] IN1第一輸入端
[0050] IN2第二輸入端
[0051] OUT輸出端
[0052] ScAO ?ScA(N-l)第一控制信號
[0053] ScBO ?ScB(N-l)第二控制信號
[0054] B1?BN數字碼
[0055] Vip正相輸入信號
[0056] Vin反相輸入信號
[0057] Vrp正相參考電壓
[0058] Vrn反相參考電壓
[0059] Vcm共模電壓
[0060] CAN第三電容
[0061] CBN第四電容
[0062] VA 端電壓
[0063] VB 端電壓
[0064] C 電容
[0065] SW3 開關
[0066] SW4 開關
[0067] SW5 開關
[0068] SW6 開關

【具體實施方式】
[0069] 以下述及之"第一"、"第二"等術語，其用以區別所指的元件，而非用以排序或限定 所指元件的差異性，且也非用以限制本發明的範圍。
[0070] 參照圖1，可編程放大輸入信號振幅的逐漸逼近式模擬數字轉換器10 (successi ve-approximation-register analog-t〇-digital converter ；SAR ADC)包括一第一端點 N1、一第二端點N2、一第三端點N3、一第四端點N4、一第五端點N5、一比較器110、一 SAR控 制電路130、一選擇模塊170以及一電容模塊150。
[0071] 選擇模塊170包括多個切換單元（以下稱之為第一切換單元UA1、UA2?UA(N-l) 以及第二切換單元UB1、UB2?UB (N-1))以及二輸入開關（以下稱之為第一開關SW1以及第 二開關SW2)。電容模塊150包括多個電容（以下稱之為第一電容CA1、CA2?CA(N-l)以及 第二電容CB1、CB2?CB(N-l))。於此，第一電容CA1、CA2?CA(N-l)分別對應於第一切換 單元UA1、UA2?UA(N-l)，而第二電容CB1、CB2?CB(N-l)分別對應於第二切換單元UB1、 UB2?UB(N-l)。其中，N為大於1的正整數。在一些實施例中，此些切換單元與電容構成 一開關切換電容陣列（switched-capacitor array (SCA))。
[0072] 第一電容CA1、CA2?CA(N-l)的下極板均經由對應的第一切換單元UA1、UA2? UA(N-l)耦接至第二端點N2、第三端點N3、第四端點Μ及第五端點N5。舉例來說，第一電 容CA1的下極板經由對應的第一切換單元UA1耦接至第二端點Ν2、第三端點Ν3、第四端點 Ν4及第五端點Ν5。即，第一切換單元UA1耦接在第一電容CA1的下極板與第二端點Ν2之 間、在第一電容CA1的下極板與第三端點Ν3之間、在第一電容CA1的下極板與第四端點Ν4 之間、以及在第一電容CA1的下極板與第五端點Ν5之間。同樣地，第一電容CA2的下極板 則經由對應的第一切換單元UA2耦接至第二端點Ν2、第三端點Ν3、第四端點Μ及第五端點 N5。依此類推，第一電容CA(N-l)的下極板則經由對應的第一切換單元UA(N-l)耦接至第 二端點N2、第三端點N3、第四端點Μ及第五端點N5。
[0073] 第二電容CB1、CB2?CB(N-l)的下極板均經由對應的第二切換單元UB1、UB2? UB(N-l)耦接至第一端點N1、第三端點N3、第四端點Μ及第五端點N5。舉例來說，第二電 容CB1的下極板經由對應的第二切換單元UB1耦接至第一端點Ν1、第三端點Ν3、第四端點 Ν4及第五端點Ν5。即，第二切換單元UB1耦接在第二電容CB1的下極板與第一端點Ν1之 間、在第二電容CB1的下極板與第三端點Ν3之間、在第二電容CB1的下極板與第四端點Ν4 之間、以及在第二電容CB1的下極板與第五端點Ν5之間。同樣地，第二電容CB2的下極板 則經由對應的第二切換單元UA2耦接至第一端點Ν1、第三端點Ν3、第四端點Μ及第五端點 Ν5。依此類推，第二電容CB(N-l)的下極板則經由對應的第二切換單元UB(N-l)耦接至第 一端點N1、第三端點N3、第四端點Μ及第五端點N5。
[0074] 在一些實施例中，於電容量上，第一電容CA1、CA2?CA(N-l)分別對應於第二電容 CB1、CB2?CB(N-l)。即，第一電容CAj的電容量等於第二電容CBj的電容量。再者，第一 電容CAj的電容量等於2倍的第一電容CA (j+Ι)的電容量，而第二電容CBj的電容量等於 2倍的第二電容CB(j+l)的電容量。其中，j=l?N-2。
[0075] 比較器110的第一輸入端IN1電性f禹接第一開關SW1的一端以及第一電容CA1、 CA2?CA(N-l)的上極板。比較器110的第二輸入端IN2電性耦接第二開關SW2的一端以 及第二電容CB1、CB2?CB(N-l)的上極板。比較器110的輸出端OUT電性耦接至SAR控制 電路130。第一開關SW1的另一端電性耦接第一端點N1，並且第二開關SW2的另一端電性 耦接第二端點N2。換言之，第一開關SW1耦接在比較器110的第一輸入端IN1與第一端點 N1之間，而第二開關SW2耦接在比較器110的第二輸入端IN2與第二端點N2之間。
[0076] SAR控制電路130耦接在比較器110的輸出端OUT與選擇模塊170的控制端之間， 並且根據比較器130的輸出產生第一控制信號ScAO?ScA(N-l)、第二控制信號ScBO? ScB(N-l)以及數位訊號（即數字碼B1?BN)。
[0077] 於此，第一端點N1用以接收正相輸入信號Vip、第二端點N2用以接收反相輸入信 號Vin、第三端點N3用以接收正相參考電壓Vrp、第四端點Μ用以接收反相參考電壓Vrn、 以及第五端點N5用以接收共模電壓Vcm。其中，正相輸入信號Vin與反相輸入信號Vip為 一差動輸入信號（Vi)。正相參考電壓Vrp與反相參考電壓Vrn為一差動參考電壓（Vref )。
[0078] 在一些實施例中，電容模塊150還具有一第三電容CAN以及一第四電容CBN。第三 電容CAN耦接在比較器110的第一輸入端IN1與第五端點N5之間。第四電容CBN耦接在 比較器110的第二輸入端IN2與第五端點N5之間。
[0079] 在一些實施例中，於電容量上，第三電容CAN對應第四電容CBN。S卩，第三電容CAN 的電容量等於第四電容CBN的電容量。再者，第三電容CAN的電容量等於第一電容CA (N-1) 的電容量，而第四電容CBN的電容量等於第二電容CB(N-l)的電容量。
[0080] 於運作時，SAR ADC10首先進入一取樣階段。參照圖2,於取樣階段期間，SAR控制 電路130輸出第一控制信號ScAl?ScA(N-l)至所有第一切換單元UA1、UA2?UA(N-l)的 控制端，以致使第一切換單元UA1、UA2?UA (N-1)分別響應第一控制信號ScAl?ScA (N-1) 而將第一電容CA1、CA2?CA(N-l)的下極板電性連接至第二端點N2。
[0081] SAR控制電路130輸出第二控制信號ScBl?ScB(N-l)至所有第二切換單元UB1、 UB2?UB(N-l)的控制端，以致使第二切換單元UB1、UB2?UB(N-l)分別響應第二控制信 號ScBl?ScB(N-l)而將第二電容CB1、CB2?CB(N-l)的下極板電性連接至第一端點N1。
[0082] 並且，SAR控制電路130分別輸出第一控制信號ScAO與第二控制信號ScBO至第 一開關SW1和第二開關SW2的控制端，以致使第一開關SW1響應第一控制信號ScAO將第一 電容CA1、CA2?CA(N-l)的上極板電性連接第一端點N1，而第二開關SW2響應第二控制信 號ScBO將第二電容CB1、CB2?CB(N-l)的上極板電性連接第二端點N2。
[0083] 此時，第一電容CA1、CA2?CA(N-l)的上極板以及第二電容CB1、CB2?CB(N-l) 的下極板經由第一端點N1接收正相輸入信號Vip並對正相輸入信號Vip進行取樣。第一 電容CA1、CA2?CA(N-l)的下極板以及第二電容CB1、CB2?CB(N-l)的上極板經由第二端 點N2接收反相輸入信號Vin並對反相輸入信號Vin進行取樣。
[0084] 然後，SAR ADC10由取樣階段進入一保持階段。參照圖3,於保持階段期間，SAR控 制電路130輸出第一控制信號ScAl?ScA(N-l)至所有第一切換單元UA1、UA2?UA(N-l) 的控制端，以致使第一切換單元UA1、UA2?UA(N-l)分別響應第一控制信號ScAl? ScA(N-l)而將第一電容CA1、CA2?CA(N-l)的下極板從電性連接第二端點N2切換成電性 連接第五端點N5。
[0085] SAR控制電路130輸出第二控制信號ScBl?ScB(N-l)至所有第二切換單元UB1、 UB2?UB(N-l)的控制端，以致使第二切換單元UB1、UB2?UB(N-l)分別響應第二控制信 號ScBl?ScB(N-l)而將第二電容CB1、CB2?CB(N-l)的下極板從電性連接第一端點N1 切換成電性連接第五端點N5。
[0086] 並且，SAR控制電路130分別輸出第一控制信號ScAO與第二控制信號ScBO至第 一開關SW1和第二開關SW2的控制端，以致使第一開關SW1響應第一控制信號ScAO將第一 電容CA1、CA2?CA(N-l)的上極板與第一端點N1斷開，而第二開關SW2響應第二控制信號 ScBO將第二電容CB1、CB2?CB(N-l)的上極板與第二端點N2斷開。
[0087] 然後，SAR ADC10由保持階段進入位元循環階段。於位元循環階段期間，比較器110 開始第1次比較。此時，比較器110比較第一電容CA1、CA2?CA(N-l)的上極板的端電壓 VA (S卩，第一輸入端IN1所接收到的電壓)與第二電容CB1、CB2?CB(N-l)的上極板的端電 壓VB (S卩，第二輸入端IN2所接收到的電壓)。
[0088] 接著，SAR控制電路130根據比較器110的輸出（S卩，端電壓VA與端電壓VB的第 1次比較結果）設定欲輸出的數位訊號中的第1位元的數字碼B1，並且根據比較器110的 輸出產生第一控制信號ScAl?ScA(N-l)至第一切換單元UA1、UA2?UA(N-l)的控制端以 及產生第二控制信號ScBl?ScB(N-l)至第二切換單元UB1、UB2?UB(N-l)的控制端，以 致使第一切換單元UA1響應第一控制信號ScAl將第一電容CA1、CA2?CA (N-1)中的最大 電容（即，第一電容CA1)的下極板由電性連接共模電壓Vcm切換成電性連接正相參考電壓 Vrp及反相參考電壓Vrn其中的一者，而第二切換單元UB1響應第二控制信號ScBl將第二 電容CB1、CB2?CB(N-l)中的對應第一電容CA1者（S卩，最大的第二電容CB1)的下極板由 電性連接共模電壓Vcm切換成電性連接正相參考電壓Vrp及反相參考電壓Vrn其中的另一 者。此時，其餘電容(第一電容CA2?CA(N-l)及第二電容CB2?CB(N-l))的下極板則維 持不變，即電性連接共模電壓Vcm。
[0089] 舉例來說，參照圖4,當端電壓VA大於端電壓VB時，SAR控制電路130將欲輸出的 數位訊號中的第1位元的數字碼B1設定為" 1"，並且控制第一切換單元UA1將第一電容CA1 的下極板電性連接至反相參考電壓Vrn以及控制第二切換單元UB1將第二電容CB1的下極 板電性連接至正相參考電壓Vrp。並且，其餘電容的下極板的電性連接關係則維持不變。
[0090] 參照圖5,當端電壓VA不大於端電壓VB時，SAR控制電路130將欲輸出的數字信 號中的第1位元的數字碼B1設定為"0"，並且控制第一切換單元UA1將第一電容CA1的下 極板電性連接至正相參考電壓Vrp以及控制第二切換單元UB1將第二電容CB1的下極板電 性連接至反相參考電壓Vrn。並且，其餘電容的下極板的電性連接關係則維持不變。
[0091] 然後，比較器110再次比較第一電容CA1、CA2?CA(N-l)的上極板的端電壓VA與 第二電容CB1、CB2?CB(N-l)的上極板的端電壓VB (S卩，進行第2次比較)。
[0092] 然後，SAR控制電路130再根據比較器110的輸出（S卩，端電壓VA與端電壓VB的 第2次比較結果)設定欲輸出的數位訊號中的第2位元的數字碼B2,並且根據比較器110的 輸出產生第一控制信號ScAl?ScA(N-l)至第一切換單元UA1、UA2?UA(N-l)的控制端以 及產生第二控制信號ScBl?ScB(N-l)至第二切換單元UB1、UB2?UB(N-l)的控制端，以 致使第一切換單元UA2響應第一控制信號ScA2將第一電容CA1、CA2?CA (N-1)中的次大 的第一電容CA2的下極板由電性連接共模電壓Vcm切換成電性連接正相參考電壓Vrp及反 相參考電壓Vrn其中的一者，而第二切換單元UB2響應第二控制信號ScB2將第二電容CB1、 CB2?CB (N-1)中的對應第一電容CA2者（S卩，次大的第二電容CB2 )的下極板由電性連接共 模電壓Vcm切換成電性連接正相參考電壓Vrp及反相參考電壓Vrn其中的另一者。此時，其 餘電容(第一電容CA1、CA3?CA(N-l)及第二電容CB1、CB3?CB(N-l))的下極板則維持不 變，即第一電容CA1與第二電容CB1維持分別電性連接正相參考電壓Vrp及反相參考電壓 Vrn，而第一電容CA3?CA(N-l)及第二電容CB3?CB(N-l)維持電性連接共模電壓Vcm。
[0093] 於此，同樣地，參照圖6 (於此，假設第1次比較結果為端電壓VA大於端電壓VB)， 當端電壓VA大於端電壓VB時，SAR控制電路130將欲輸出的數位訊號中的第2位元的數 字碼B2設定為" 1"，並且控制第一切換單元UA2將第一電容CA2的下極板電性連接至反相 參考電壓Vrn以及控制第二切換單元UB2將第二電容CB2的下極板電性連接至正相參考電 壓Vrp。並且，其餘電容的下極板的電性連接關係則維持不變。
[0094] 參照圖7(於此，假設第1次比較結果為端電壓VA大於端電壓VB)，當端電壓VA不 大於端電壓VB時，SAR控制電路130將欲輸出的數位訊號中的第2位元的數字碼B2設定 為"0"，並且控制第一切換單元UA2將第一電容CA2的下極板電性連接至正相參考電壓Vrp 以及控制第二切換單元UB2將第二電容CB2的下極板電性連接至反相參考電壓Vrn。並且， 其餘電容的下極板的電性連接關係則維持不變。
[0095] 換言之，每一次比較結果依序對應於一第一電容、依序對應於一第二電容，並且依 序對應於數位訊號的一位元。因此，於每次比較後，SAR控制電路130均會根據比較器110 的輸出設定數位訊號中對應位元的數字碼的值以及控制對應第一電容及對應第二電容的 下極板的電壓電平（即，電性連接關係)。通過反覆進行比較、設定及控制，直至完成最後一 位元的數字碼BN的設定為止。
[0096] 於完成最後一位元的數字碼BN的設定後，SAR控制電路130會將數位訊號（即所 設定的所有數字碼B1?BN)輸出給下一級。
[0097] 於此些實施例中，SAR ADC10於取樣結束後，比較器130的輸入端的壓差為2 (Vip-Vin)，因此輸入至比較器130的信號的振幅為差動輸入信號（Vi)的振幅的2倍。換 言之，SAR ADC10是將輸入信號（Vi)放大一倍後才進行比較。再者，在根據本發明的SAR ADC10中，對於偽差動輸入信號，經過取樣以後就將偽差動輸入信號自動轉換成全差動輸入 信號。例如：在偽差動輸入信號(正相輸入信號Vip及反相輸入信號Vin)中，反相輸入信號 Vin始終為Vcmin，而正相輸入信號Vip則為Vcmin+ Λ V。在取樣結束後，比較器130的第 一輸入端ΙΝ1的輸入電壓(端電壓VA)為Vcm+ Λ V，而比較器130的第二輸入端ΙΝ2的輸入 電壓(端電壓VB)為Vcm- Λ V。
[0098] 再者，通過只提供部分電容的下極板可選擇電性連接輸入信號，來決定差動輸入 信號（Vi)的振幅的放大倍率(在1倍至2倍之間)。
[0099] 在一些實施例中，參照圖8,第一電容CA1、CA2?CA(N-l)的下極板均經由對應的 第一切換單元UA1、UA2?UA(N-l)耦接至第三端點N3、第四端點Μ及第五端點N5。第二 電容CB1、CB2?CB(N-l)的下極板均經由對應的第二切換單元UB1、UB2?UB(N-l)耦接至 第三端點N3、第四端點Μ及第五端點N5。
[0100] 其中，第一電容CA1、CA2?CA(N-l)中的至少一者的下極板還經由對應的第一切 換單元耦接至第二端點N2,而其餘的第一電容所對應的第一切換單元則不與第二端點N2 耦接。
[0101] 在一些實施例中，第二電容CB1、CB2?CB(N-l)中的至少一者的下極板還經由對 應的第二切換單元耦接至第一端點N1，而其餘的第二電容所對應的第二切換單元則不與第 一端點N1耦接。
[0102] 舉例來說，在圖8所示的SAR ADC10的結構中，只有兩個第一電容CA1、CA3經由對 應的第一切換單元UA1、UA3耦接至第二端點N2以及二第二電容CB1、CB3經由對應的第二 切換單元UB1、UB3耦接至第一端點N1。其餘電容所對應的切換單元均不與第一端點N1和 第二端點N2耦接。
[0103] 於此，參照圖9,於取樣階段期間，SAR控制電路130輸出第一控制信號ScAl? ScA(N-l)至所有第一切換單元UA1、UA2?UA(N-l)的控制端，以致使第一切換單元UA1、 UA3分別響應第一控制信號ScAl、ScA3而將第一電容CA1、CA3的下極板電性連接至第二 端點N2,並且第一切換單元UA2、UA4?UA(N-l)則分別響應第一控制信號ScA2、ScA4? ScA(N-l)而將第一電容CA2、CA4?CA(N-l)的下極板電性連接至第五端點N5。
[0104] 同時，SAR控制電路130輸出第二控制信號ScBl?ScB(N-l)至所有第二切換單 元UB1、UB2?UB(N-l)的控制端，以致使第二切換單元UB1、UB3分別響應第二控制信號 ScBl、ScB3而將第二電容CB1、CB3的下極板電性連接至第一端點N1，並且第二切換單元 UB2、UB4?UB(N-l)則分別響應第二控制信號ScB2、ScB4?ScB(N-l)而將第二電容CB2、 CB4?CB(N-l)的下極板電性連接至第五端點N5。
[0105] 並且，SAR控制電路130分別輸出第一控制信號ScAO與第二控制信號ScBO至第 一開關SW1和第二開關SW2的控制端，以致使第一開關SW1響應第一控制信號ScAO將第一 電容CA1、CA2?CA(N-l)的上極板電性連接第一端點N1，而第二開關SW2響應第二控制信 號ScBO將第二電容CB1、CB2?CB(N-l)的上極板電性連接第二端點N2。
[0106] 此時，第一電容CA1、CA2?CA(N-l)的上極板接收正相輸入信號Vip並對正相輸 入信號Vip進行取樣。第二電容CB1、CB2?CB(N-l)的上極板經由第二端點N2接收反相 輸入信號Vin並對反相輸入信號Vin進行取樣。而僅第一電容CA1、CA3的下極板經由第二 端點N2接收反相輸入信號Vin並對反相輸入信號Vin進行取樣，以及第二電容CB1、CB3的 下極板經由第一端點N1接收正相輸入信號Vip並對正相輸入信號Vip進行取樣。其餘電 容(第一電容CA2、CA4?CA(N-l)以及第二電容CB2、CB4?CB(N-l))的下極板均不對輸入 信號(正相輸入信號Vip或反相輸入信號Vin)進行取樣。
[0107] 於取樣結束後，參照圖10,於保持階段期間，在SAR控制電路130的控制下，所有 電容(第一電容CA1?CA(N-l)及第二電容CB1?CB(N-l))的下極板均置位至電性連接第 五端點N5,並且所有電容的上極板均與差動輸入信號（正相輸入信號Vip或反相輸入信號 Vin)斷開。
[0108] 於位元循環階段期間，SAR ADC10的運作則與上述實施例相同，故不再贅述。
[0109] 於此架構下，SAR ADC10於取樣結束後，比較器130的輸入端的壓差為Μ (Vip-Vin)，即SAR ADC10能差動輸入信號的振幅放大Μ倍。其中，Μ介於1?2之間。
[0110] 於此，雖然是以相對應的第一電容與第二電容同時以其下極板對輸入信號進行取 樣，但本發明不限於此，也即相對應的第一電容與第二電容可僅其中一者的下極板對輸入 信號進行取樣。
[0111] 換言之，通過調整下極板可對輸入信號進行取樣的電容位置及數量可產生不同放 大倍率的差動輸入信號（Vi)的振幅。
[0112] 在一些實施例中，第一切換單元UA1、UA2?UA(N-l)和第二切換單元UB1、UB2? UB(N-l)中的每一者（以下通稱切換單元UB)是由多個開關所構成。
[0113] 參照圖11，對於下極板需對輸入信號進行取樣的電容C (S卩，第一電容CA1? CA (N-1)及第二電容CB1?CB (N-1)中之一)，其所對應的切換單元UB可包括四個開關SW3、 SW4、SW5、SW6。
[0114] 開關SW3耦接在第五端點N5與電容C的下極板之間。開關SW4耦接在第四端點 N4與電容C的下極板之間。開關SW5耦接在第三端點N3與電容C的下極板之間。開關SW6 耦接在第一端點N1或第二端點N2與電容C的下極板之間。
[0115] 此些開關313、514、515、516的控制端耦接541?控制電路130。換言之，每一個電 容所耦接的此些開關SW3、SW4、SW5、SW6的開關（0N/0FF)是由對應的控制信號（S卩，第一控 制信號ScAl?ScA(N-l)及第二控制信號ScBl?ScB(N-l)中之一）所控制。
[0116] 參照圖12,對於下極板不需對輸入信號進行取樣之電容C (即，第一電容CA1? CA(N-l)及第二電容CB1?CB(N-l)中之一)，其所對應的切換單元UB則不需要開關SW6， 即只包括三個開關SW3、SW4、SW5。
[0117] 在一些實施例中，第一控制信號ScAO?ScA(N-l)可以單一信號實現，也可以多個 信號實現。同樣地，第二控制信號ScBO?ScB(N-l)可以單一信號實現，也可以多個信號實 現。
[0118] 由於SAR控制電路130的結構與運作原理為本領域的技術人員所熟知，故於此不 再贅述。
[0119] 綜上，根據本發明的可編程放大輸入信號振幅的逐漸逼近式模擬數字轉換器及其 方法於取樣階段期間將電容陣列中至少一電容的下極板電性連接至輸入信號，以由電容陣 列對輸入信號進行取樣及放大，藉以降低所需的取樣電容，或減少噪聲的產生。換言之，根 據本發明的可編程放大輸入信號振幅的逐漸逼近式模擬數字轉換器及其方法利用電容的 上下極板同時取樣，因而能同時放大輸入信號的振幅，以致於在同樣程度的噪聲的考慮下， 所需的取樣電容會更小，或者，對於相同的取樣電容，所帶來的噪聲會更小。並且，對於偽差 動輸入信號，在經過取樣以後，就將偽差動輸入信號自動轉換成全差動輸入信號，藉以抑制 電源噪聲和共模噪聲。
[0120] 雖然本發明以前述的實施例披露如上，然而其並非用以限定本發明，任何本領域 的普通技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明 的專利保護範圍須視本說明書所附的權利要求範圍所界定者為準。
【權利要求】
1. 一種可編程放大輸入信號振幅的SAR模擬數字轉換器，包括： 一第一端點，用以接收一差動輸入信號中的一者； 一第二端點，用以接收所述差動輸入信號中的另一者； 一第三端點，用以接收一正相參考電壓； 一第四端點，用以接收一反相參考電壓； 一第五端點，用以接收一共模電壓； 一比較器，具有一第一輸入端、一第二輸入端以及一輸出端； 一 SAR控制電路，f禹接所述輸出端，以根據所述比較器的輸出產生一第一控制信號、一 第二控制信號以及一數位訊號； 一選擇模塊，包括： 多個第一切換單元，受控於所述第一控制信號； 多個第二切換單元，受控於所述第二控制信號； 一第一開關，耦接在所述第一輸入端與所述第一端點之間；以及 一第二開關，耦接在所述第二輸入端與所述第二端點之間；以及 一電容模塊，包括： 多個第一電容，分別對應所述第一切換單元，耦接在所述第一輸入端與對應的所述第 一切換單元之間，其中各個所述第一電容經由對應的所述第一切換單元耦接至所述第三端 點、所述第四端點及所述第五端點，並且所述第一電容中的至少一者還經由對應的所述第 一切換單元耦接至所述第二端點；以及 多個第二電容，分別對應所述第二切換單元，耦接在所述第二輸入端與對應的所述第 二切換單元之間，其中各個所述第二電容經由對應的所述第二切換單元耦接至所述第三端 點、所述第四端點及所述第五端點。
2. 根據權利要求1所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，所述 第一電容均經由對應的所述第一切換單元耦接至所述第一端點。
3. 根據權利要求2所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，於取 樣階段期間，所述第一電容的上極板對所述差動輸入信號中的所述一者取樣，且所述第一 電容的下極板對所述差動輸入信號中的所述另一者取樣。
4. 根據權利要求1或2所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中， 所述第二電容均經由對應的所述第二切換單元耦接至所述第二端點。
5. 根據權利要求4所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，於取 樣階段期間，所述第二電容的上極板對所述差動輸入信號中的所述另一者取樣，並且所述 第二電容的下極板對所述差動輸入信號中的所述一者取樣。
6. 根據權利要求1或2所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中， 所述第二電容中的至少一者還經由對應的所述第二切換單元耦接至所述第一端點。
7. 根據權利要求6所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，於取 樣階段期間，所述第二電容的上極板對所述差動輸入信號中的所述另一者取樣，所述第二 電容中的所述至少一者的下極板對所述差動輸入信號中的所述一者取樣，並且所述第二電 容中的其餘者的下極板接收所述共模電壓。
8. 根據權利要求1所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，所述 電容模塊還包括： 一第三電容，耦接在所述第一輸入端與所述第五端點之間；以及 一第四電容，耦接在所述第二輸入端與所述第五端點之間。
9. 根據權利要求1所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，所述 第一切換單元和所述第二切換單元中的每一者均由多個開關所構成。
10. 根據權利要求1所述的可編程放大輸入信號振幅的SAR模擬數字轉換器，其中，於 取樣階段期間，所述第一電容的上極板對所述差動輸入信號中的所述一者取樣，所述第一 電容中的至少一者的下極板對所述差動輸入信號中的所述另一者取樣，且所述第一電容中 的其餘者的下極板接收所述共模電壓。
11. 一種可編程放大輸入信號振幅的SAR模擬數字轉換方法，包括： 在一取樣階段期間包括： 利用電容模塊中的多個第一電容的上極板對一差動輸入信號中的一者取樣； 利用所述第一電容中的至少一者的下極板對所述差動輸入信號中的另一者取樣；以及 利用所述電容模塊中的多個第二電容的上極板對所述差動輸入信號中的所述另一者 取樣，其中所述第二電容分別對應所述第一電容； 由所述取樣階段進入一保持階段，在所述保持階段期間包括： 將所述第一電容的所述上極板與所述差動輸入信號中的所述一者斷開； 將所述第一電容的所述下極板置位至電性連接一共模電壓；以及 將所述第二電容的所述上極板與所述差動輸入信號中的所述另一者斷開；以及 由所述保持階段進入一位元循環階段，於所述位元循環階段期間包括： 利用一比較器比較所述第一電容的所述上極板的端電壓與所述第二電容的所述上極 板的端電壓； 依序根據所述比較器的輸出將所述第一電容中之一的所述下極板及所述第二電容中 的對應者的所述下極板由電性連接所述共模電壓切換成分別電性連接一差動參考電壓，並 於每次切換後再次利用所述比較器比較所述第一電容的所述上極板的所述端電壓與所述 第二電容的所述上極板的所述端電壓；以及 根據所述比較器的所述輸出產生一數位訊號。
12. 根據權利要求11所述的可編程放大輸入信號振幅的SAR模擬數字轉換方法，其中， 利用所述第一電容中的至少一者的下極板對所述差動輸入信號中的另一者取樣的所述步 驟包括： 將所述第一電容中的所述至少一者的所述下極板均電性連接至所述差動輸入信號中 的所述另一者；以及 將所述第一電容中的其餘者的下極板電性連接至所述共模電壓。
13. 根據權利要求11所述的可編程放大輸入信號振幅的SAR模擬數字轉換方法，其中， 利用所述第一電容中的至少一者的下極板對所述差動輸入信號中的另一者取樣的所述步 驟包括： 將所述第一電容的所述下極板均電性連接至所述差動輸入信號中的所述另一者。
14. 根據權利要求11至13中的任一項所述的可編程放大輸入信號振幅的SAR模擬數 字轉換方法，其中，在所述取樣階段期間還包括：利用所述第二電容中的至少一者的下極板 對所述差動輸入信號中的所述一者取樣；以及其中在所述保持階段期間還包括：將所述第 二電容的所述下極板置位至電性連接所述共模電壓。
15. 根據權利要求14所述的可編程放大輸入信號振幅的SAR模擬數字轉換方法，其中， 利用所述第二電容中的至少一者的下極板對所述差動輸入信號中的所述一者取樣的所述 步驟包括： 將所述第二電容中的所述至少一者的所述下極板均電性連接至所述差動輸入信號中 的所述一者；以及 將所述第二電容中的其餘者的下極板電性連接至所述共模電壓。
16. 根據權利要求14所述的可編程放大輸入信號振幅的SAR模擬數字轉換方法，其中， 利用所述第二電容中的至少一者的下極板對所述差動輸入信號中的所述一者取樣的所述 步驟包括： 將所述第二電容的所述下極板均電性連接至所述差動輸入信號中的所述一者。
17. 根據權利要求11所述的可編程放大輸入信號振幅的SAR模擬數字轉換方法，其中， 所述電容模塊還包括耦接在所述比較器的第一輸入端與所述共模電壓之間的一第三電容， 以及耦接在所述比較器的第二輸入端與所述共模電壓之間一第四電容。
【文檔編號】H03M1/38GK104124970SQ201310156698
【公開日】2014年10月29日 申請日期:2013年4月28日 優先權日:2013年4月28日
【發明者】楊軍 申請人:瑞昱半導體股份有限公司