形成具有金紅石晶體結構的氧化鈦膜的方法

2024-02-17 18:40:15

專利名稱：形成具有金紅石晶體結構的氧化鈦膜的方法
技術領域：
本發明涉及一種形成具有金紅石晶體結構的氧化鈦(TiO2)膜的方法，更特別地，涉及形成一種膜的方法，所述膜能夠在700°c以下的溫度下形成，並還具有優異的洩漏電流特性以作為可用於電容器中的高電容率絕緣膜。
背景技術：
隨著半導體裝置如動態隨機存取存儲器(DRAM)的微型化，需要在電容器中使用高電容率的絕緣膜。 氧化鈦(TiO2)能夠作為具有高電容率的絕緣膜。在TiO2中，作為熟知的晶體結構，存在兩種相即銳鈦礦相和金紅石相。所述銳鈦礦相是可易於在相對低的溫度下形成的低溫相，且銳鈦礦相的晶體具有稍低於40的低相對電容率。相反，金紅石相是高溫相，且金紅石相晶體具有80以上的高相對電容率。當將金紅石相晶體用作用於電容器中的絕緣材料時，可製造高電容的電容器。通過多種方法如濺射、化學氣相沉積(CVD)或原子層沉積(ALD)能夠形成TiO2膜。當用於半導體裝置中時，從微型化考慮，目前主要使用ALD法。例如，根據Gyeong Teak Lim等人的實驗(固體薄膜(Thin Solid Film),498(2006)p254-258)，通過ALD法使用前體四(二甲基氨基)鈦(TDMAT)和氧化劑H2O在矽上形成TiO2膜。所述TiO2膜在剛形成之後是無定形的，且當退火時發生結晶。通過在3000C以上的溫度下進行退火可形成銳鈦礦相，在700°C以上的溫度下第一次形成金紅石相和銳鈦礦相的混合物，且在800°C以上的溫度下金紅石相變為晶體結構中的主要結構。然而，在半導體工藝中，由於微型化進程而難以在高溫下進行退火，以保護半導體裝置如電晶體免受不利影響。考慮到應用於電容器中，當金屬膜、尤其是用於一般用途的氮化鈦(TiN)膜用作下電極時，在高溫下實施的退火使得電極表面被氧化，由此造成諸如電阻提高以及粘附性下降的問題。因此，儘管預期會產生金紅石相晶體，但是不能在這種高溫下實施退火。另外，JP 2000-254519A公開了一種技術，通過輻射Ar離子束降低從銳鈦礦相向金紅石相轉變的溫度，以形成金紅石TiO2膜和銳鈦礦TiO2膜的堆疊結構，從而用於光催化劑中。然而，甚至這種手段仍需要在500°c以上的溫度下退火以製造具有金紅石晶體結構的TiO2膜。另外，如果在具有三維結構的位置如DRAM裝置的電容器中形成TiO2膜，則通過離子輻射難以均勻引入Ar離子。另外，JP2007-110111A公開了一種技術，其中通過在由釕(Ru)製成的下電極表面上形成RuO2膜，從而在400°C以下的低溫下製造金紅石TiO2膜，並將其用於電容器中。然而，由於將下電極的材料限制為Ru，所以通過改變電極的材料難以製造具有更好性能的電容器
發明內容
因此，本發明人對形成TiO2膜的方法進行了密切研究，通過所述方法，能夠在儘可能低的溫度下形成具有金紅石晶體結構的TiO2膜，並在不受基礎電極的形狀或材料的影響下容易地形成均勻的TiO2膜。根據通過ALD法形成TiO2膜所實施的實驗的結果，在典型用於下電極的氮化鈦(TiN)膜上直接形成TiO2膜的方法易於形成銳鈦礦相晶體。另外，即使在對退火方法完成各種可能的嘗試之後，仍難以製造僅具有金紅石相晶體的TiO2膜。首先，本發明人對用於具有氧化鋯(ZrO2)和氧化鈦(TiO2)的多層結構(也稱作TZ結構)的電容器用絕緣膜進行了研究。在研究該結構的過程中，本發明人發現，當在特定條件下在ZrO2膜上形成TiO2膜時，能夠在不需要高溫退火的條件下形成具有金紅石晶體結構的TiO2膜。具體地，根據本發明的實施方案，提供一種形成具有金紅石晶體結構的氧化鈦膜 的方法。所述方法包括如下步驟形成無定形氧化鋯膜；通過原子層沉積(ALD)法使用甲基環戊二烯基三(二甲基氨基)鈦作為鈦前體在所述無定形氧化鋯膜上形成無定形氧化鈦膜；以及通過在300°C以上的溫度下的退火至少使所述無定形氧化鈦膜結晶。另外，根據本發明的另一個實施方案，提供一種製造半導體裝置的方法，所述半導體裝置包括電容器。所述方法包括如下步驟在電容器用下電極上形成無定形氧化鋯膜；通過ALD法使用甲基環戊二烯基三(二甲基氨基)鈦作為鈦前體在所述氧化鋯膜上形成無定形氧化鈦膜；通過在300°C 700°C的溫度範圍內的退火至少使所述無定形氧化鈦膜結晶；以及在所述經退火的氧化鈦膜上形成電容器用上電極。根據本發明的實施方案，可易於在低溫下製造具有金紅石晶體結構的氧化鈦膜，這在相關技術中是難以形成的。另外，可提供具有電容器的半導體裝置，通過優化所述氧化鋯膜在基材中的厚度使得所述電容器具有優異的洩漏電流特性。


結合附圖，根據特定優選實施方案的如下說明，將使得本發明的上述特徵和優點變得更加明顯，其中圖I是根據實驗例I當在結晶ZrO膜上形成TiO膜時的X射線衍射圖；圖2A和2B是根據實驗例2當在無定形ZrO膜上形成TiO膜時的X射線衍射圖；圖3描繪了根據實驗例3，TiO膜的電容率隨ZrO膜的膜厚度而變化；圖4描繪了根據實驗例3，Ti0膜的電容率隨ZrO膜的厚度的變化與洩漏電流比之間的關係；圖5A 圖5C是顯不其中設置摻雜Al的層的電容器結構的不意圖；圖6是描繪本發明應用的半導體裝置的示意性橫斷面視圖；圖7是通過在圖6中標記X-X的位置的平面圖；且圖8A 圖81是描繪製造圖6中所示電容器的工藝的橫斷面視圖。
具體實施例方式現在參考示例性實施方案對本文中的發明進行說明。本領域技術人員應理解，使用本發明的教導能夠完成許多替代實施方案，且不能將本發明限制為出於說明目的而顯示的實施方案。本發明人對形成上述TZ結構的步驟進行了研究，首先，使用氧化鋯(下文中稱作ZrO)作為主要結構並形成氧化鈦(下文中稱作TiO)膜作為保護膜。在該步驟中，即使對TiO膜進行結晶時，TiO膜仍不具有金紅石晶體結構，而具有無定形結構或銳鈦礦晶體結構。一旦形成銳鈦礦晶體結構的晶體，轉化成金紅石晶體結構需要800°c以上的非常高的溫度。實驗例I首先，考慮到應用於電容器中，形成具有IOnm厚度的TiN膜以作為襯底上的下電極，然後在其上形成ZrO膜。通過將工藝步驟重複期望的次數，形成ZrO膜，所述工藝步驟包括(1)將Zr源引入反應室中，並使得所述Zr源吸附在所述TiN膜的表面上；(2)通過吹掃氣體如N2或Ar將未被吸附的殘餘量的所述Zr源從所述反應室中排出；(3)使用反應氣 體如O3將所述Zr源氧化；以及(4)對未反應的殘餘量的所述反應氣體進行吹掃。此處，在6nm的厚度下形成所述ZrO膜。所形成的ZrO膜為晶體膜。隨後，通過ALD法在製得的ZrO膜上形成TiO膜。通過將工藝步驟重複期望的次數，形成TiO膜，所述工藝步驟包括(I)將Ti源引入反應室中，並使得所述Ti源吸附在所述ZrO膜的表面上；(2)通過吹掃氣體如N2或Ar將未被吸附的殘餘量的所述Ti源從所述反應室中排出；(3)使用反應氣體如O3將所述Ti源氧化；以及(4)對未反應的殘餘量的所述反應氣體進行吹掃。此處，所形成的TiO膜的厚度為8nm。作為所述Ti源(Ti前體)，分別使用如下兩種組分。在ALD法中，對於ZrO膜和TiO膜兩者，形成膜的溫度都為250°C。
縮巧TlPTMCPDTMT
屮從環戊烯-從—{(:
化學名稱_異內鉍坫鈦"—
鈦
Γ 叫 HC VrH
結構式T1+0-CHH3C、T CH3
N—Jj-
L3 42 I 、
HGCM
I 1* V·^*I 1
/Nv 3
H3C vCH3至於形成的TiO膜，圖I中提供了作為Cbp0的膜和在600°C下退火之後的膜的X射線衍射圖。在圖I中，(a)顯示了當將TIPT用作Ti前體時作為Cbp0的膜的衍射，(b)顯示了當將TIPT用作Ti前體時在600°C的溫度下退火之後的膜的衍射，(c)顯示了當使用MCPDTMT時作為cbpo的膜的衍射，且(d)顯示了當使用MCPDTMT時在600°C的溫度下退火之後的膜的衍射。從所述圖能夠看出，不考慮所使用的Ti前體的類型，未觀察到金紅石晶體結構的峰，其應另外在27°附近顯現，而僅在25°附近觀察到了銳鈦礦晶體結構的峰。另夕卜，由於在作為cbpo的膜(a和c)中觀察到了峰，所以能夠認為作為cbpo的TiO膜具有銳欽礦晶體結構。實驗例2以與實驗例I中相同的方式，通過將ZrO膜的厚度改為4nm在ZrO膜上形成TiO膜。類似地，圖2中提供了進行X射線衍射的結果。此處，在包括280°C、30(TC、40(rC和600°C的4種溫度條件下進行退火。在氧化氣氛中在各種溫度下退火10分鐘。在圖2A和圖2B中，在左側的圖2A中提供了當使用MCPDTMT作為Ti前體時，(e)作為depo、(f)在280°C下退火、(g)在300°C下退火、(h)在400°C下退火和(i)在600°C下退火的結果，且在右側的圖2B中提供了當使用TIPT作為Ti前體時，(j)作為d印O、(k)在280°C下退火、⑴在300°C下退火、(m)在400°C下退火和(η)在600°C下退火的結果。在使用MCPDTMT的(e)作為cbpo的結果中，僅觀察到了下電極的TiN峰，但未識別到來自ZrO2或TiO2的峰。因此能夠理解，ZrO膜是無定形的，且作為cbpo的TiO膜也是無定形的。其後，由於在300°C以上的溫度下進行了退火，所以觀察到金紅石晶體結 構的峰(TiO2(R))15另外，呈現了 ZrO2的峰，這是因為ZrO膜經歷了結晶。在使用TIPT的U)作為cbpo的結果中，同樣未觀察到ZrO2峰，但觀察到了以銳鈦礦晶體結構為基礎的峰(TiO2(A))。能夠理解，曾經具有銳鈦礦晶體結構的膜未因高達600°C的退火而轉變成金紅石晶體結構。因此能夠理解，通過使用MCPDTMT作為Ti前體在無定形狀態的基礎ZrO膜上形成TiO膜，並隨後在300°C以上的溫度下對TiO膜進行退火，能夠形成具有金紅石晶體結構的TiO 膜。實驗例3接下來，通過改變基礎ZrO膜的厚度，對是否能夠將使用MCPDTMT形成的TiO膜用作電容器用介電膜進行驗證，在所述TiO膜中確認形成了金紅石晶體結構。在實驗中，將TiO膜的厚度固定為8nm，並將ZrO膜的厚度改變至高達7nm。圖3中提供了通過對在600°C下退火之後形成的TiO膜的相對電容率進行測量而得到的結果。由於得到了金紅石相，所以製造了 ZrO膜厚度為O. Inm 4nm的高電容率TiO膜。當ZrO膜的厚度超過4nm時，呈現銳鈦礦晶體結構，由此降低了相對電容率。當在TiN膜上直接形成TiO膜時(ZrO膜的厚度為Onm)，也呈現銳鈦礦晶體結構，由此降低了相對電容率。隨後，當將ZrO膜的厚度和TiO膜的厚度的總和設定為8nm時，在+1. OV下測量了(在600°C下退火之後的)TiO膜的相對電容率和洩漏電流比(實際洩露量/可接受的洩露量)。通過形成RuO2膜作為上電極並在上電極與下電極之間施加電壓，測量了洩漏電流比。將結果示於圖4中。與圖3類似，在ZrO膜厚度為O. Inm 4nm時，TiO膜的相對電容率高。然而，在所述厚度小於Inm的範圍內，洩漏電流比增大。在厚度大於4nm但不超過4. 5nm的範圍內，TiO膜具有銳鈦礦相，由此顯示電容率下降。當ZrO膜的厚度超過4. 5nm時，由於TiO膜的厚度下降，所以即使在300°C以上的溫度下進行退火，TiO膜仍保持為無定形狀態，且相對電容率為約20。因此，優選ZrO膜的厚度為Inm以上以滿足可接受的洩漏值。因此可理解，在Inm 4nm的ZrO膜厚度下能夠製造具有優異相對電容率和優異洩漏電流特性的膜。另外，結晶是可能的，這是因為TiO膜的厚度為3. 5nm以上。特別地，優選TiO膜的厚度為4nm以上。實際上，在應用於電容器的情況中，可將TiN用於下電極。此處，還可使用具有更高功函的材料，特別是具有5. IeV以上高功函的材料如Pt、Ru或Ru02。在本發明中，將TiN用於下電極的能力對於應用於具有三維結構的電容器是特別有利的。優選將具有高功函的材料用於上電極，其直接與TiO膜相鄰。當形成TiN膜以作為上電極時，電容器的特性會因與TiO膜的肖特基接觸(Schottky contact)而劣化。相關領域中已知的前體可用作Zr源，將其用於形成ZrO膜。Zr源的實例包括四(乙基甲基氨基)鋯(縮寫「TEMAZ」)、環戊二烯基三(二甲基氨基)鋯(ZrCp (NMe2)3;縮寫「CPTMAZ」)、甲基環戊二烯基三(二甲基氨基)鋯(Zr(MeCp) (NMe)2)3;縮寫「MCPTMAZ」)等。此處，CPTMAZ具有與用於本發明中的Ti前體MCPDTMT類似的結構。將具有Inm 4nm厚度的ZrO膜形成為無定形狀態,其後當實施退火以對TiO膜進行結晶時所述ZrO發生結晶。在2nm以下的膜厚度下，即使在退火之後，ZrO膜通常仍保持為無定形狀態。在TiO膜的沉積中，要求ZrO膜保持為無定形狀態。當在ZrO膜結晶的溫度下沉積TiO膜時，產生具有銳鈦礦結構的TiO膜，如同實驗例I中所提供的。因此，儘管在TiO 膜的沉積中溫度可隨所形成的ZrO膜的厚度而變化，但是優選低於ZrO膜的結晶溫度。優選所述溫度低於300°C，尤其低於250°C。在300°C以上的溫度下進行退火以對以無定形狀態形成的TiO膜進行結晶，如上所述。當用作電容器的介電膜、尤其是用作半導體裝置用電容器的介電膜時，所述溫度優選為700°C以下，更優選600°C以下。可在氧化氣體氣氛或惰性氣體氣氛中的任意一種氣氛中進行退火。優選在氧化氣體氣氛中進行退火。在用作電容器的介電膜的情況中，通過在ZrO膜或TiO膜內部摻雜鋁(Al)能夠提高洩漏電流特性。然而，優選以微量或非常少的量添加鋁，這是因為相對電容率因摻雜的Al的增多而下降。在向TiO膜中摻雜Al的情況中，優選在ZrO膜上將未摻雜的TiO膜沉積到指定量之後摻雜Al。這是因為摻雜Al有助於產生銳鈦礦相。關於摻雜微量Al的方法，本發明人提出的吸附位點阻斷-原子層沉積(ASB-ALD)法是有利的。所述ASB-ALD法包括使用具有與Al前體沒有親和力的官能團的Zr前體或Ti前體提前阻斷Al前體的吸附位點，然後向成膜空間中引入Al前體，由此將吸附位點限制為所述吸附位點保持面內均勻性的狀態，在吸附在基材上的Zr前體或Ti前體的表面處的官能團上不會發生所述吸附，從而可摻雜微量Al。當明顯地形成摻雜Al的層時，已知的是，電容率不會因所謂的「尺寸效應」而下降，這是因為摻雜Al的層分為上晶體層和下晶體層。然而，ASB-ALD法可通過摻雜微量Al使得一個層中Al原子的面密度小於I. 4E+14個原子/cm2，從而抑制所述尺寸效應。用於本發明中的CPTMAZ、MCPTMAZ和MCPDTMT適合用作ASB-ALD法中的Zr前體或Ti前體。對所述ASB-ALD法進行簡單描述，通過將工藝步驟重複期望的次數來實施所述ASB-ALD法，所述工藝步驟包括(I)使得所述Zr前體或所述Ti前體吸附在所述基材的表面上；(2)通過吹掃氣體如N2或Ar將未被吸附的殘餘量的所述Zr前體或所述Ti前體排出；(3)引入所述Al前體並使得所述Al前體吸附在限定的位點上，在所述位點上在前述步驟中未吸附所述Zr前體或所述Ti前體；(4)通過吹掃氣體如N2或Ar將未被吸附的殘餘量的所述Al前體排出；(5)使用反應氣體如O3將各種前體氧化；以及(6)對未反應的殘餘量的所述反應氣體進行吹掃。當將ZrO膜的厚度限制為Inm 4nm時，ZrO膜已受到尺寸效應的影響。當厚度為2nm以下時，所述ZrO膜變為無定形膜，其相對電容率比晶體膜差。因此，使用不同於ASB-ALD法的方法，例如通過使用TEMAZ作為Zr前體，可實施Al的摻雜。將以此方式製造的電容器的概念圖不於圖5A 圖5C中。圖5A顯不了一種結構，其包括下面的下電極I、未摻雜的ZrO膜2、摻雜Al的TiO膜3和上電極4。圖5B顯示了一種結構，其包括下面的下電極I、摻雜Al的ZrO膜5、未摻雜的TiO膜6和上電極4。圖5C顯不了一種結構，其包括下面的下電極I、摻雜Al的ZrO膜5、摻雜Al的TiO膜3和上電極4。根據本發明的電容器結構不能限制為這些實例，而是可添加其他層，只要不損害本發明的效果即可。在一個實例中，可提供具有Inm以下厚度的無定形TiO膜以作為下電極與ZrO膜之間的保護膜。儘管薄的TiO膜通過退火不會結晶並具有如上所述的低電容率，但是因ZrO膜結晶而具有防止洩漏電流增大的效果。
應用於具有三維結構的電容器在該實例中，參考圖6和圖7，對半導體裝置進行說明，其中使用本發明的方法將所述半導體裝置應用於具有20以上縱橫比的三維結構的電容器中。首先，參考圖6的示意性橫斷面視圖，對形成半導體存儲裝置的DRAM的總體構造進行說明。在P型矽襯底101中形成η阱102，並在所述η阱102內部形成第一 ρ阱103。在除了 η阱102之外的區域中形成第二 ρ阱104，並通過隔離區域105將所述第二 P阱104與所述第一 P阱103隔開。為了簡便，所述第一 ρ阱103顯示了在其上布置了多個存儲單元的存儲單元區域，且所述第二 P阱104顯示了外圍電路區域。在第一 ρ阱103中，形成開關電晶體106和107以作為存儲單元的各種元件，所述開關電晶體106和107具有形成字線的柵極。所述電晶體106包括漏極118、源極109和柵極111，同時柵絕緣膜110插入其間。所述柵極111具有多矽結構或多金屬結構，在所述多矽結構中在多晶矽上形成矽化鎢層，且在所述多金屬結構中在多晶矽上形成鎢層。電晶體107共享源極109，並包括漏極112和柵極111，同時柵絕緣膜110插入其間。利用第一中間層絕緣膜113對電晶體進行包覆。利用多晶矽114對接觸孔進行填充，其中在第一中間層絕緣膜113的指定區域中提供所述接觸孔以到達源極109。在多晶矽114的表面上提供金屬矽化物115。提供由氮化鎢和鎢製成的位線116，從而與金屬矽化物115接觸。利用第二中間層絕緣膜119對位線116進行包覆。在第一中間層絕緣膜113的指定區域中提供接觸孔，並在第二中間層絕緣膜119的指定區域中提供接觸孔。利用矽對接觸孔進行填充，從而與電晶體漏極108接觸，並與電晶體漏極112接觸，由此形成矽塞120。在各個矽塞120中提供由金屬製成的導電塞121。形成電容器以與導電塞121接觸。通過在第二中間層絕緣膜119上成層，提供第三中間層絕緣膜122a和第四中間層絕緣膜122b，所述第三中間層絕緣膜122a形成下電極。第四中間層絕緣膜122b保留在外圍電路區域中，並在存儲單元區域中形成冠形下電極123。其後，將存儲單元區域中的第四中間層絕緣膜122b除去。提供介電膜124以覆蓋下電極123的內壁和外壁，通過除去所述第四中間層絕緣膜122b使得所述下電極123露出。提供上電極125以覆蓋整個存儲單元區域。以此方式，得到電容器。在下電極123的上側表面的一部分上提供支持膜122c以將多個相鄰下電極的一部分相連接。支持膜122c能夠提高機械強度，由此防止下電極坍塌。由於在支持膜122c下提供空間，所以也在下電極表面上提供介電膜124和上電極125，所述下電極暴露在所述空間中。圖6顯示了兩個電容器，顯示為Cpl和Cp2。下電極123由通過化學氣相沉積(CVD)形成的氮化鈦(TiN)製成，所述化學氣相沉積具有優異的階梯覆蓋。利用第五中間層絕緣膜126對電容器進行包覆。所述塞的材料可隨電容器的下電極而變化，且不限制為矽。所述塞材料可採用與電容器的下電極的材料相同或不同的金屬。另外，在如下製造方法中，將對介電膜124和上電極125的詳細構造進行說明。在第二 ρ阱104中，構成外圍電路的電晶體包括源極109、漏極112、柵絕緣膜110和柵極111。利用金屬矽化物116和鎢117對在第一中間層絕緣膜113的指定區域中提供的接觸孔進行填充，從而與漏極112接觸。提供由氮化鎢和鎢製成的第一布線層118以與鎢117接觸。第一布線層118的一部分通過金屬塞127與由鋁或銅製成的第二布線層130接觸，提供所述金屬塞127以延伸通過第二中間層絕緣膜119、第三中間層絕緣膜122a、第四 中間層絕緣膜122b和第五中間層絕緣膜126。另外，在存儲單元區域中提供的電容器的上電極125的一部分，作為導線128導出至外圍電路區域，並通過金屬塞129與由鋁或銅製成的第二布線層130接觸，所述金屬塞129在第五中間層絕緣膜126的指定區域中形成。其後，按需要重複形成中間層絕緣膜，形成觸點，並形成布線層，由此構造DRAM。圖7是通過圖6中X-X標記的位置的示意性平面圖。在圖7中，省略了介電膜和上電極。通過圖7中標註Y-Y的線段區域與通過圖6中標註X-X的線段區域相對應。當覆蓋各個下電極123的整個外側區域的支持膜122c在多個下電極上延伸時，在整個存儲單元區域中形成多個開口 131。以其外圓周的一部分與一個開口 131接觸的方式構造各個下電極123。由於除了開口之外的支持膜是連續的，所以各個下電極通過支持膜相互連接。結果，可提高在縱橫比中在橫向上的長度，由此防止下電極坍塌。由於集成的進展程度而使得單元微型化，所以電容器下電極的縱橫比提高。然後，如果不提供用於支持下電極的裝置，則在製造過程期間下電極可能坍塌。圖7顯示了一個實例，其中提供開口 131以在區域周圍在6個下電極上延伸，在所述區域兩側上電容器Cpl和電容器Cp2相互相對。因此，在圖6中也提供了與圖7相對應的構造，其中在電容器Cpl上部上、在電容器Cp2上部上以及在電容器Cpl與Cp2之間的上部上，不提供支持膜。由於以此方式提供支持膜，所以需要具有更好覆蓋率的成膜方法，以在支持膜下面的下電極的表面上形成介電膜或上電極。下文中，在製造DRAM的方法中，僅對根據本發明製造電容器的工藝進行說明，而省略了電容器製造工藝之外的其他工藝的描述。圖8A 圖81是描繪製造圖6中所示電容器的方法的橫斷面視圖。為了便於說明，省略了在半導體襯底101上的電晶體、第一中間層絕緣膜等。首先，如圖8A中所示，在由單晶矽形成的半導體襯底101上形成第二中間層絕緣膜119。其後，在指定位置處打開接觸孔，並在半導體襯底的整個表面上形成阻擋金屬121a和金屬121b。其後，使用CMP法將在第二中間層絕緣膜119上形成的阻擋金屬121a的一部分和金屬121b的一部分除去,從而形成導電塞121。隨後,在整個表面上形成由氮化娃製成的第三中間層絕緣膜122a、由氧化矽製成的第四中間層絕緣膜122b和由氮化矽製成的支持膜122c的層。其後，如圖SB中所示，使用平板印刷和幹法腐蝕技術，形成通過支持膜122c的圓柱孔132、第四中間層絕緣膜122b和第三中間層絕緣膜122a。以在平面上觀察時圓柱孔為具有60nm直徑的圓的方式,形成圓柱孔。另外，以相鄰圓柱孔的最近間隔為60nm的方式形成圓柱孔。以此方式，將導電塞121的上表面暴露在圓柱孔的底部上。隨後，如圖8c中所示，在包括圓柱孔132內表面的整個表面上形成TiN膜123a，其為電容器下電極用材料。可使用TiCl4和NH3作為源通過CVD法在380°C 650°C的溫度下形成TiN膜。在該實施方案中，在450°C下形成TiN膜。將膜厚度設定為10nm。可使用上述源通過ALD法形成所述TiN膜。由於形成了 TiN膜123a，所以形成了新的圓柱孔132a。可確定TiN膜的厚度，使得在孔側壁處實際的膜厚度為5nm 15nm。如圖8D中所示，在整個表面上形成保護膜134如氧化矽膜以掩埋圓柱孔132a。其後，將都在支持膜122c的上表面上形成的保護膜132的一部分和TiN膜123a的一部分除 去，由此形成下電極123。隨後，如圖8E中所示，在支持膜122c中形成開口 131。如圖7的平面圖所示，開口131的圖案與第四中間層絕緣膜122b的一部分、下電極123的一部分和殘留在下電極內部中的保護膜134的一部分重疊。因此，用於形成開口 231的幹法腐蝕將下電極123的頂部的一部分和保護膜134以及在第四中間層絕緣膜122b上形成的支持膜122c除去。其後，如圖8F中所示，將暴露在開口 131內部的第四中間層絕緣膜122b除去。例如，當使用氫氟酸溶液(HF溶液)對第四中間層絕緣膜進行腐蝕時，支持膜122c幾乎不被腐蝕，因為其由氮化矽製成，但將都由氧化矽形成的第四中間層絕緣膜122b和保護膜134兩者除去。由於使用腐蝕溶液進行腐蝕，所以將不僅是直接在開口 131下面的，還將支持膜122c下面的氧化矽膜都除去。鑑於此，支持下電極123的支持膜122c和下電極123保留在中空空間內，並使得下電極123的表面露出。在這種腐蝕中，由氮化矽製成的第三中間層絕緣膜122c充當腐蝕終止物，由此防止第二中間層絕緣膜119被腐蝕。隨後，如圖8G中所示，形成介電膜124。所述介電膜124具有8nm的總厚度，其從下電極開始包括Inm 4nm的ZrO膜部分和4nm 7nm的摻雜Al的TiO膜部分。由於通過ALD法形成的膜具有優異的階梯覆蓋，所以在下電極表面的整個部分上形成介電膜124，其暴露在中空空間中。不能將介電膜124限制為該實例，而可作為在下電極上形成的摻雜Al的ZrO膜或如上所述的摻雜Al的ZrO膜和摻雜Al的TiO膜的多層結構實施。其後，如圖8H中所示，形成RuO2膜，其用於形成第一上電極125a。將這種膜的厚度設定為10nm。隨後，如圖81中所示，形成摻雜硼(B)的矽-鍺膜(B-SiGe膜)，其用於形成第二上電極125b。在圖8H中的形成第一上電極125a的步驟中，中空空間仍保留，且空間在幾個位置處。在該狀態下，如果通過物理氣相沉積(PVD)法形成用於形成平板電極125c的鎢，則所述空間不必完全填滿，這是因為PVD法具有差的階梯覆蓋。即使在完成半導體裝置的步驟中，空間仍存在於電容器周圍。殘留的空間導致機械強度下降，由此造成電容器特性因在如下包裝工藝中產生的應力而發生變化的問題。因此，形成B-SiGe膜的目的是通過填滿並除去殘留空間而提高對機械應力的抵抗性。使用鍺烷(GeH4)、單矽烷(SiH4)和三氯化硼(BCl3)作為源，通過CVD法能夠形成所述B-SiGe膜。通過這種CVD法形成的B-SiGe膜具有優異的階梯覆蓋，並能夠填滿中空空間。在用於形成第二上電極125b的B-SiGe膜之後，形成鎢(W)膜，其用於形成第三上電極125c，以使用製得的結構作為覆蓋整個存儲單元區域的電流供應板。通過PVD法在25°C 300°C下能夠形成所述W膜。將包括從第一上電極125a到第三上電極125c的結構稱作上電極125，如圖6中所示。其後，如圖6中所示，實施形成第五中間層絕緣膜126的工藝以及如下工藝，由此製造DRAM的半導體裝置。在這個示例性實施方案中所述的DRAM涉及具有超高密度的最先進DRAM的構造及其製造方法。即使具有三維結構，如果不需要強化所述結構，則不需要形成B-SiGe的工藝。
在具有金紅石晶體結構的TiO膜的情況中，能夠將電容率提高至約60 80的範圍，由此能夠使得EOT比具有銳鈦礦晶體結構的TiO膜的EOT更小。結果，可應用於F=30nm節點以下的DRAM。
權利要求
1.一種形成具有金紅石晶體結構的氧化鈦膜的方法，所述方法包括 形成無定形氧化鋯膜的步驟； 通過原子層沉積(ALD)法使用甲基環戊二烯基三(二甲基氨基)鈦作為鈦前體在所述無定形氧化鋯膜上形成無定形氧化鈦膜的步驟；以及 通過在300°C以上的溫度下的退火至少使所述無定形氧化鈦膜結晶的步驟。
2.如權利要求I所述的形成氧化鈦膜的方法，其中所述形成無定形氧化鋯膜的步驟包括通過ALD法形成膜厚度為0. Inm 4nm的氧化錯膜。
3.如權利要求I所述的形成氧化鈦膜的方法，其中在低於300°C的溫度下實施所述通過ALD法形成無定形氧化鈦膜的步驟。
4.如權利要求I所述的形成氧化鈦膜的方法，其中所述通過ALD法形成無定形氧化鈦膜的步驟包括重複實施循環，直至所述無定形氧化鈦膜的厚度變為3. 5nm以上，所述循環包括如下工藝 (1)將所述鈦前體引入反應室中，並使得所述鈦前體吸附在所述無定形氧化鋯膜的表面上； (2)通過吹掃氣體將所述鈦前體的未被吸附的一部分從所述反應室中排出； (3)使用反應氣體將所述鈦前體氧化；以及 (4)對所述反應氣體的未反應的一部分進行吹掃。
5.一種製造半導體裝置的方法，所述半導體裝置包括電容器，所述方法包括 在電容器用下電極上形成無定形氧化鋯膜的步驟； 通過原子層沉積(ALD)法使用甲基環戊二烯基三(二甲基氨基)鈦作為鈦前體在所述氧化鋯膜上形成無定形氧化鈦膜的步驟； 通過在300°C 700°C的溫度下的退火至少使所述無定形氧化鈦膜結晶的步驟；以及 在所述經退火的氧化鈦膜上形成電容器用上電極的步驟。
6.如權利要求5所述的製造半導體裝置的方法，其中所述形成無定形氧化鋯膜的步驟包括通過ALD法形成膜厚度為0. Inm 4nm的氧化鋯膜。
7.如權利要求5所述的製造半導體裝置的方法，其中在低於300°C的溫度下實施所述通過ALD法形成無定形氧化鈦膜的步驟。
8.如權利要求5所述的製造半導體裝置的方法，其中所述通過ALD法形成無定形氧化鈦膜的步驟包括重複實施循環，直至所述無定形氧化鈦膜的厚度變為3. 5nm以上，所述循環包括如下工藝 (1)將所述鈦前體引入反應室中，並使得所述鈦前體吸附在所述無定形氧化鋯膜的表面上； (2)通過吹掃氣體將所述鈦前體的未被吸附的一部分從所述反應室中排出； (3)使用反應氣體將所述鈦前體氧化；以及 (4)對所述反應氣體的未反應的一部分進行吹掃。
9.如權利要求5所述的製造半導體裝置的方法，其中在氧化氣氛中實施所述通過退火進行結晶的步驟。
10.如權利要求5所述的製造半導體裝置的方法，其中所述形成無定形氧化鋯的步驟和所述形成無定形氧化鈦膜的步驟中的至少一個步驟包括形成摻雜鋁的層。
11.如權利要求10所述的製造半導體裝置的方法，其中，在所述摻雜鋁的層中，Al原子在一個層中的面密度小於I. 4E+14個原子/cm2。
12.如權利要求5所述的製造半導體裝置的方法，其中形成TiN膜或具有5.IeV以上功函的膜作為所述下電極。
13.如權利要求5所述的製造半導體裝置的方法，其中所述形成上電極的步驟包括在與所述氧化鈦膜接觸的部分上形成具有5. IeV以上功函的膜。
14.如權利要求13所述的製造半導體裝置的方法，其中以冠形形狀形成所述下電極，且所述方法還包括形成與所述下電極的上部接觸的支持膜的步驟。
15.如權利要求14所述的製造半導體裝置的方法，其中所述形成上電極的步驟在形成具有5. IeV以上功函的膜之後還包括形成由摻雜硼的矽-鍺膜製成的第二上電極。
全文摘要
本發明提供一種形成具有金紅石晶體結構的氧化鈦膜的方法，所述金紅石晶體結構具有高電容率。所述方法包括形成無定形氧化鋯膜的步驟；通過原子層沉積(ALD)法使用甲基環戊二烯基三(二甲基氨基)鈦作為鈦前體在所述無定形氧化鋯膜上形成無定形氧化鈦膜的步驟；以及通過在300℃以上的溫度下的退火至少使所述無定形氧化鈦膜結晶的步驟。
文檔編號H01L21/8242GK102810515SQ20121015887
公開日2012年12月5日 申請日期2012年5月21日 優先權日2011年5月31日
發明者清村貴利, 廣田俊幸, 兩角友一朗, 菱屋晉吾 申請人:爾必達存儲器株式會社, 東京毅力科創株式會社