用於開關功率放大器的全數字調相調幅時鐘生成電路的製作方法
2023-12-01 10:48:36
專利名稱：用於開關功率放大器的全數字調相調幅時鐘生成電路的製作方法
技術領域：
本發明屬於時鐘生成電路技術領域，具體涉及一種用於開關功率放大器的多階調 相調幅時鐘生成電路。
背景技術：
通常D類開關功率放大器採用脈衝寬度調製(PWM)來實現輸出功率跟隨控制信號 變化。傳統的PWM信號的產生大多採用模擬電路的方法實現。用一隻運算放大器構成一個 高速比較器，把控制信號加上一定直流偏置後放在比較器的正輸入端，另通過自激振蕩生 成一個三角波加到運放的負輸入端。通過比較比較器正端和負端上的電位產生如圖1所示 的PWM波形，信號高於負端三角波電位時，比較器輸出為高電平，反之則輸出低電平。但是 通常控制信號的上下波幅不一定能與三角波的波幅對齊，若控制信號波形過高或過低將會 導致調變失序，從而產生錯誤。此外由於模擬電路對幹擾的低容限以及對相位調製的複雜 性使得數字實現脈衝寬度調製變得越來越重要。本發明的主要目的之一在於解決傳統模擬 方法抗幹擾性差和調變失序的問題，同時減小電路規模，降低應用成本。
發明內容
本發明要解決的技術問題是通過數字電路來實現開關功率放大器的脈衝寬度調 制和相移調製，保證開關功率放大器正常有序的工作。為了達到上述目的，本發明提供一個用於開關功率放大器的全數字調相調幅時鐘 生成電路。該電路包括18相同頻時鐘生成電路1，兩個18選1選擇器3、9，兩個5 — 32位 解碼器2、10，兩個四分頻電路4、8，二選一選擇器5，四選一選擇器7，四相交疊時鐘生成電 路11，時鐘組合處理電路6。其中，所述18相同頻時鐘生成電路1由9路差分對稱時鐘構 成，該電路由一個9級環形振蕩器產生18路相同相位差(即相位間隔為20度)的時鐘信號； 兩個18選1選擇器3、9，分別選取18路時鐘中的兩路，作為脈衝寬度調製和相移調製的首 相位時鐘和末相位時鐘；並通過兩個四分頻電路4、8，4分頻後得到載波下所需頻率的驅 動時鐘；同時，選取18路時鐘中最大相移的一路作為4相交疊時鐘生成電路11的驅動時 鍾，分別通過二選一選擇器5和通過四選一選擇器7，再分別進入四分頻電路4和四分頻電 路8，即通過選取合適的4相時鐘時間窗來界定首相位時鐘和末相位時鐘在載波頻率下的 所需的脈衝寬度；最後通過最後通過時鐘組合處理電路6合成帶有相位和脈寬信息的差分 時鐘12、13提供給功率放大器；兩個5—32位解碼器2、10分別與兩個18選1選擇器3、9 連接。本發明中，所述四相交疊時鐘生成電路11受上電復位14控制，使調相調幅生成電 路在來電時產生正確的時序。本發明中，所述時鐘組合處理電路6為組合邏輯電路，由與門和非門邏輯構成，且 為差分對稱結構。本發明中，所述時鐘控制位為13位比特控制。
本發明中，所述18路時鐘頻率與最後輸出的載波頻率成4倍頻關係，該倍頻關係 與交疊時鐘生成電路輸出的相位數一致。本發明中，所述2個四分頻電路均由帶有復位控制信號的D觸發器構成。本發明的特點在於在相位調製和脈衝寬度調製上完全採用基本的數字電路實 現，提高了傳統模擬方法抗幹擾性差和調變失序的問題。採用數字方法實現相位調製和脈 寬調製同時減小了電路規模，降低了應用成本。
圖1為模擬方法實現的脈衝寬度調製。圖2為本發明全數字調相調幅時鐘生成電路的原理框圖。圖3為本發明全數字調相調幅時鐘生成電路的時序圖。
具體實施例方式下邊結合附圖和具體實施方式
對本發明作進一步詳細描述
如圖2所示全數字調相調幅時鐘生成電路，包括18相同頻時鐘生成電路1、兩個18選 1選擇器3和9、兩個5 — 32位解碼器2和10、兩個四分頻電路4和8、二選一選擇器5、四 選一選擇器7、四相交疊時鐘生成電路11、時鐘組合處理電路6等。首先通過P4、P3、P2、P1、P0的控制，對時鐘生成電路給出的18相移位時鐘選出一 個初始相位時鐘，然後對該時鐘進行4分頻得到相位相同的功率放大器驅動時鐘1。通過 P5的控制，可以自由選擇最後的功率放大器驅動時鐘相移是大於90度還是小於90度。如 圖3所示，P5可以選擇周期Tl和T2內正沿時鐘，其中Tl代表相移在0到85度之間，步進 精度為5度；T2代表相移在90到175度之間，步進精度為5度；因而總共可以實現36階相 移調製。其次，通過S4、S3、S2、Si、SO的控制，對時鐘生成電路給出的18相移位時鐘選出 一個結束相位時鐘，然後同樣對該時鐘進行4分頻得到相位相同的功率放大器驅動時鐘2。 通過S6和S5的選擇，選出一個時鐘與驅動時鐘1進行組合得到所需要的既帶有相移又帶 有佔空比調節的時鐘信號。如圖3所示，S6和S5共有四種組合，可以選擇周期T1、T2、T3、 Τ4內正沿時鐘，其中Tl代表相移在0到85度之間，脈衝寬度正沿佔空比小於等於12. 5%， 步進精度約為1. 39% ；Τ2代表相移在0到85度之間，脈衝寬度正沿佔空比大於12. 5%但小 於等於25%，步進精度約為1. 39% ；Τ3代表相移在90到175度之間，脈衝寬度正沿佔空比大 於25%小於等於37. 5%，步進精度約為1. 39% ；Τ4代表相移在90到175度之間，脈衝寬度正 沿佔空比大於37. 5%但小於等於50%，步進精度約為1. 39% ；因而總共可以實現36階脈衝寬 度調製。該電路共有13 個比特控制位(即 P= {Ρ4，Ρ3, Ρ2, PI, Ρ0}，Ρ5，S= {S4，S3, S2, Si, SO}， S6，S5)，所以理論上可以形成8192種狀態組合。但根據系統對時鐘信號的要求共有1296 種輸出時鐘狀態。為了避免輸出不需要的時鐘狀態，對控制位的使用共有以下幾種約束
lMia^P={P4，P3，P2，Pl，P0}，S={S4，S3，S2，Sl，S0}，則 P 和 S 有效控制位為 0 =< P <=17，0 =< S <= 17，分別對應18種輸入時鐘相位，如果P和S大於上述範圍，則全部無 時鐘輸出。
2) P5隻有0和1兩種狀態，0代表相移在0到85度範圍，1代表相移在90到175 度之間。當P5等於0時，{S6，S5}只有{0，0}，{0，1}和{1，0}三種組合；當P5等於1時， {S6，S5}只有{0，1}，{1，0}和{1，1}三種組合。最後所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制。儘管參 照實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，對本發明的技術方 案進行修改或者等同替換，都不脫離本發明技術方案的精神和範圍，其均應涵蓋在本發明 的權利要求範圍當中。
權利要求
一種用於開關功率放大器的全數字調相調幅時鐘生成電路，其特徵在於，該電路包括18相同頻時鐘生成電路(1)，兩個18選1選擇器(3、9)，兩個5—32位解碼器(2、10)，兩個四分頻電路(4、8)，二選一選擇器(5)，四選一選擇器(7)，四相交疊時鐘生成電路(11)，時鐘組合處理電路(6)；其中所述18相同頻時鐘生成電路(1)由9路差分對稱時鐘構成，該電路由一個9級環形振蕩器產生18路相同相位差的時鐘信號；兩個18選1選擇器(3、9)，分別選取18路時鐘中的兩路，作為脈衝寬度調製和相移調製的首相位時鐘和末相位時鐘；並通過兩個四分頻電路(4、8)，4分 頻後得到載波下所需頻率的驅動時鐘；同時，選取18路時鐘中最大相移的一路作為4相交疊時鐘生成電路(11)的驅動時鐘，分別通過二選一選擇器(5)和通過四選一選擇器(7)，再分別進入四分頻電路(4、8)，即通過選取合適的4相時鐘時間窗來界定首相位時鐘和末相位時鐘在載波頻率下的所需的脈衝寬度；最後通過最後通過時鐘組合處理電路(6)合成帶有相位和脈寬信息的差分時鐘(12、13)提供給功率放大器；兩個5—32位解碼器(2、10)分別與兩個18選1選擇器(3、9)連接。
2.根據權利要求1所述的用於開關功率放大器的全數字調相調幅時鐘生成電路，其特 徵在於，所述四相交疊時鐘生成電路(11)受上電復位(14)控制，使調相調幅生成電路在來 電時產生正確的時序。
3.根據權利要求1所述的用於開關功率放大器的全數字調相調幅時鐘生成電路，其特 徵在於，所述時鐘組合處理電路(6)為組合邏輯電路，由與門和非門邏輯構成，且為差分對 稱結構。
4.根據權利要求1所述的用於開關功率放大器的全數字調相調幅時鐘生成電路，其特 徵在於，所述時鐘控制位為13位比特控制。
全文摘要
本發明屬於時鐘生成電路技術領域，具體涉及一種用於開關功率放大器的多階調相調幅時鐘生成電路。該電路包括多路同頻時鐘生成電路、初相時鐘處理電路、末相時鐘處理電路和輸出時鐘選擇電路等。多路同頻時鐘生成電路負責為調相調幅控制電路提供時鐘源；初相時鐘處理電路和末相時鐘處理電路通過兩路時鐘組合生成帶有所需相位和佔空比變化的時鐘信號；輸出時鐘選擇電路則給出所需的相位和佔空比要求。本發明能夠生成所需要的調相調幅時鐘，確保開關功率放大器安全工作。
文檔編號H03F3/217GK101951243SQ20101050350
公開日2011年1月19日 申請日期2010年10月12日 優先權日2010年10月12日
發明者孫立崇, 葛敏, 閔昊 申請人:復旦大學